數字電子技術基礎實驗 模擬電子線路基礎實驗PPT課件

1、一、實驗目的一、實驗目的 n 熟悉數字萬用表和數字電路實驗箱的使用方法。n 學會使用TTL、CMOS邏輯電路芯片。n 掌握TTL、CMOS與非門主要參數的測試方法。n 掌握TTL、CMOS與非門電壓傳輸特性的測試方法。第1頁/共123頁二、預習要求二、預習要求 1.復習示波器的使用方法。2.寫出TTL、CMOS與非門主要參數（VOH、VOH、IIS、N、電壓傳輸特性）的定義和意義。3. 熟悉各測試電路，了解測試原理及測試方法。4.熟悉TTL與非門74LS00、CMOS與非門CC4011的外引線排列。5.自擬實驗步驟和測試數據表格。第2頁/共123頁1、測量TTL與非門的主要參數 （1）輸出高電

2、平）輸出高電平VOH測試（圖測試（圖1.1）（2）輸出低電平）輸出低電平VOL測試（圖測試（圖1.2） & +VCC （+5V） VOH RL 5.1k 圖圖1.1 5V & VOL +VCC （+5V） RL 500 圖圖1.2第3頁/共123頁空空載載 帶載帶載 (5.1K)帶載帶載 (510)VOH VOL TTL與非門的電源電壓與非門的電源電壓只能是只能是+5VTTL與非門多余輸入端處理：與非門多余輸入端處理：接接+5V、并聯(lián)、并聯(lián) 、懸空。、懸空。（3）輸入短路）輸入短路IIS測試（圖測試（圖1.3） mAIIS圖圖1.3第4頁/共123頁VmARP1K100+ +-

3、 -Vo0.4V為合格為合格圖1.41.4（4）扇出系數）扇出系數N的測試（圖的測試（圖1.4）NIOL/ /IIS8為合格第5頁/共123頁2 .測量測量TTL與非門的電壓傳輸特性與非門的電壓傳輸特性在示波器上用X-Y顯示方式觀察曲線，并用坐標紙描繪出特性曲線，在曲線上標出VOH、VOL、VON、VOFF，計算VNH、VNL。如圖1.5 所示。 & Y 5.1k 示示波波器器 正正三三角角波波 CH2 CH1 500Hz 4V 如圖如圖1.5第6頁/共123頁測試要點：測試要點：1、首先：觀察、首先：觀察Vi、VO波形波形（直流耦合方式）。（直流耦合方式）。2、 示波器作為示波器作為

4、“X/Y”顯顯示方式。示方式。3、找到電壓傳輸特性的、找到電壓傳輸特性的坐坐標原點。標原點。 4、畫出特性曲線并標上、畫出特性曲線并標上出所有參數。出所有參數。如何找“X、Y”軸坐標原點？第7頁/共123頁3. 3. 與非門的邏輯功能要求：與非門的邏輯功能要求：(1) SW1接1kHz正方波，SW2接+5V電壓時，畫出L的波形。 L & SW1 SW2 (2) SW1接接1kHz正方波，正方波，SW2接地時，畫出接地時，畫出L的波形。的波形。按與非門真值表逐項驗證即可。按與非門真值表逐項驗證即可。4. 動態(tài)測試動態(tài)測試TTL與非門邏輯功能與非門邏輯功能第8頁/共123頁5、CMOS與非

5、門的主要參數(1)輸出高電平輸出高電平VOH輸出高電平輸出高電平VOH是指在規(guī)定的電源電壓是指在規(guī)定的電源電壓(例如例如5V)下，輸下，輸出端開路時的輸出高電平通常出端開路時的輸出高電平通常VOHVDD。(2)輸出低電平輸出低電平VOL輸出低電平輸出低電平VO是指在規(guī)定的電源電壓是指在規(guī)定的電源電壓(例如例如5V)下，輸下，輸出端開路時的輸出低電平通常出端開路時的輸出低電平通常VO。第9頁/共123頁將其中任一輸入端接地，其余輸入端接高電平時測將其中任一輸入端接地，其余輸入端接高電平時測VOH；輸；輸入端全部接高電平時測入端全部接高電平時測VO。如圖。如圖1.6所示。所示。V+-VOVSSCM

6、OS圖圖1.6第10頁/共123頁CMOS與非門的電壓傳輸特性是指與非門輸出電壓與非門的電壓傳輸特性是指與非門輸出電壓vo隨輸隨輸入電壓入電壓vi而變化的曲線。這個特性曲線很接近理想的電壓傳輸而變化的曲線。這個特性曲線很接近理想的電壓傳輸特性，是目前其它任何邏輯電路都比不上的，電壓傳輸特性曲特性，是目前其它任何邏輯電路都比不上的，電壓傳輸特性曲線如圖線如圖1.7所示。所示。 CMOS與非門的電壓傳輸特性曲線測試方法與與非門的電壓傳輸特性曲線測試方法與TTL 與非門的與非門的電壓傳輸特性曲線測試方法基本一樣只是將不用的輸入端接電壓傳輸特性曲線測試方法基本一樣只是將不用的輸入端接到電源到電源VDD

7、上即可，不得懸空。測試電路如圖上即可，不得懸空。測試電路如圖1.8所示。所示。6、CMOS與非門的電壓傳輸特性第11頁/共123頁從特性曲線上可知，從特性曲線上可知，CMOS與非門輸出的高電接近電源電與非門輸出的高電接近電源電壓壓VDD，輸出低電平接近，輸出低電平接近V。VT為為CMOS與非門的轉換電與非門的轉換電壓，也稱閾值電壓，即當輸入電壓壓，也稱閾值電壓，即當輸入電壓vi超過超過VT時，輸出為低電時，輸出為低電平；當輸入電壓平；當輸入電壓vi低于低于VT時，輸出為高電平如果的參數完時，輸出為高電平如果的參數完全對稱，閾值電壓全對稱，閾值電壓VTVDD/2第12頁/共123頁1、 TTL與

8、非門不用的輸入端不能接低電平。2、 TTL與非門的輸出端不能直接接+5V或地，也不能與其它 輸出端并聯(lián)。3、CMOS門的電源電壓為318V，4、CMOS與非門不用的輸入端不能懸空，應按邏輯功能接高 電平VDD或低電平VSS。第13頁/共123頁1、TTL與非門和CMOS與非門有何異同點？2、如何將與非門作為非門使用？3、TTL或非門（或門）不用的輸入端應如何處理？第14頁/共123頁一、一、實驗實驗目的目的 加深理解用加深理解用SSI(小規(guī)模集成電路）構成的組合邏小規(guī)模集成電路）構成的組合邏輯電路的分析與設計方法輯電路的分析與設計方法二、預習要求二、預習要求、按設計步驟，根據所給器件設計實驗內

9、容、的、按設計步驟，根據所給器件設計實驗內容、的 邏輯電路圖，并設計相應的表格。邏輯電路圖，并設計相應的表格。、查出、查出74LS00和和74LS10的外引線排列圖。的外引線排列圖。第15頁/共123頁1. 設計設計“大小比較電路大小比較電路” 設計一個能判斷1位二進制數A與B大小比較電路 。 寫出設計過程，畫出邏輯電路圖請老師檢查。 將A、B分別接數據開關，L1、L2、L3接邏輯燈。 測試結果記入表中510 A B L1（AB）L2 （ A B）L3 （A = B）00001010101010011001第16頁/共123頁2. 設計一個數據選擇器。要求見右表：地址輸入數據輸出ABL0000

10、1D110D211D3寫出設計過程，畫出邏輯電路圖，請老師檢查后再做實驗。寫出設計過程，畫出邏輯電路圖，請老師檢查后再做實驗。現有三個數據分別為：現有三個數據分別為：D1= +5V直流直流電壓，電壓，D2 為為1kHz正方波，正方波，D3 為為500Hz正方波。正方波。A、B為數據選擇器控制端，接數據為數據選擇器控制端，接數據開關，改變開關，改變A、B電平，用示波器觀電平，用示波器觀察輸出端波形。察輸出端波形。321ABDDBABDAL第17頁/共123頁3. 交通信號燈監(jiān)視電路交通信號燈監(jiān)視電路 理論分析 R、Y、G分別表示紅黃綠三個交通燈，1為燈亮，0為燈熄。L為監(jiān)視輸出，正常時L=0，故

11、障時L=1。 靜態(tài)測試 結果記入表動態(tài)測試： R為1kHz正方波，YG=01，記錄波形R、L。 第18頁/共123頁 & & & & & 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U3 U3 U3 U4 1 2 3 4 5 6 9 10 8 3 4 5 6 1 2 4 5 6 U2：74LS10 U3：74LS00 U4：74LS20 根據實際使用的芯片，在電路中標出引腳號。第19頁/共123頁 & & & & & 1 1 1 L R Y G U1：74LS04

12、 U2：74LS10 U3：74LS00 U4：74LS20 2 3 4 5 6 1 U1 U1 U1 U2 U3 U3 U3 U4 1 2 3 4 5 6 9 10 8 3 4 5 6 1 2 4 5 6 轉換問題轉換問題 & & 1 9 8 U2 U3 13 12 11 1 2 13 12 U1 DABCABCDL第20頁/共123頁信號尋跡法信號尋跡法（跟蹤）（跟蹤）例：例：YG=000 L應該為應該為1發(fā)發(fā)光管亮光管亮可用萬用表測可用萬用表測量各邏輯門的量各邏輯門的輸出電壓，從輸出電壓，從而判斷故障的而判斷故障的位置。位置。 & & & &

13、; 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U2 U2 U3 1 2 3 4 5 6 9 10 8 1 2 4 5 6 & U3 13 12 10 9 8 U3：74LS20 U2：74LS00 0001110111 0第21頁/共123頁 141312111234109856774LS00 四 2 輸入與非門VCC 4B 4A 4Y 3B 3A 3Y& 1A 1B 1Y 2A 2B 2Y GND 141312111234109856774LS04 六反相器VCC 6A 6Y 5A 5Y 4A 4Y 1A 1Y 2A 2Y

14、 3A 3Y GND111111141312111234109856774LS10 三 3 輸入與非門 VCC 1C 1Y 3C 3B 3A 3Y& 1A 1B 2A 2B 2C 2Y GND&141312111234109856774LS20 雙 4 輸入與非門 VCC 2D 2C NC 2B 2A 3Y& 1A 1B NC 1C 1D 1Y GND&第22頁/共123頁1.給出實驗內容1、2、3的數據和波形，并加以總結。2.總結數據選擇器的作用及其設計方法。 n 7412（OC門）的外引腳及功能與門）的外引腳及功能與74LS10相同，有相同，有同學用好的同學

15、用好的7412代替代替74LS10，發(fā)現無輸出，試分，發(fā)現無輸出，試分析其原因。析其原因。第23頁/共123頁二、實驗內容一、實驗目的 三、時序邏輯電路的功能測試方法四、實驗注意事項五、實驗報告要求六、思考題第24頁/共123頁一、實驗目的 掌握編碼器、譯碼器、數據選擇器等中規(guī)模數字集成電路（MSI）的性能及使用方法。 用集成譯碼器和數據選擇器設計簡單的邏輯函數產生器。實驗三、 MSI組合邏輯電路第25頁/共123頁二、預習要求 查出74LS14874LS148、74LS0474LS04、74LS4874LS48、及74LS28374LS283的外引線排列圖和功能表。 按實驗內容、的要求，設計

16、并畫出邏輯電路圖。 弄懂圖3.13.1的工作原理。實驗三、 MSI組合邏輯電路第26頁/共123頁三、實驗原理三、實驗原理1編碼、譯碼、顯示原理電路。編碼、譯碼、顯示原理電路。、數據選擇器的典型應用之一邏輯函數產生器、數據選擇器的典型應用之一邏輯函數產生器、線線譯碼器用于、線線譯碼器用于邏輯函數產生器和數據分配器、用加法器組成一個代碼轉換電路，將、用加法器組成一個代碼轉換電路，將BCD代碼的代碼的8421參參政轉成余碼政轉成余碼第27頁/共123頁四、實驗內容四、實驗內容、試用數據選擇器74LS151（或譯碼器74LS138和與非門）設計一個監(jiān)測信號燈工作狀態(tài)的邏輯電路。其條件是，信號燈由紅（

17、用R表示）、黃（用Y代表）和綠（用G代表）三種顏色燈組成，正常工作時，任何時刻只能是紅、綠或黃當中的一種燈亮。而當出現其它五種燈亮狀態(tài)時，電路發(fā)生故障，要求邏輯電路發(fā)出故障信號。 設用數據開關的、分別表示、燈的亮和來狀態(tài)，故障信號由試驗器的燈亮表示，試將設計的邏輯電路用實驗驗證，并列表記下實驗結果。、在圖3.1所示原理電路中標出器件外引線管腳號，并接好線。將 分別接至數據開關，驗證編碼器74LS148和譯碼器74LS48的邏輯功能。記錄實驗結果。第28頁/共123頁、試用、試用74LS138作數據分配器，畫出其邏輯作數據分配器，畫出其邏輯電路圖，驗證其邏輯功能。記錄實驗結果。電路圖，驗證其邏輯

18、功能。記錄實驗結果。、在圖3.6所示原理電路中標出器件外引線管腳號，并接好線。驗證表3.3邏輯功能。第29頁/共123頁五、實驗報告要求五、實驗報告要求1. 列出實驗結果，總結本次實驗體會2. 舉例說明編碼器、譯碼器、數據選擇器的用途。六、思考題六、思考題 在圖3.1中，74LS148的輸出端 、 、 與74LS48的輸入端聯(lián)接時，為什么要加74LS04?0Y1Y2Y第30頁/共123頁七、注意事項七、注意事項 TTL與非門多余輸入端可接高電平，以防引入干擾。八、實驗元、器件 集成塊74LS148、74LS04、74LS48、74LS151、74LS138、74LS10及74LS283各片共了

19、陰極七段顯示器1塊。第31頁/共123頁 掌握時序邏輯電路的功能測試方法。 學習用JK觸發(fā)器構成簡單時序邏輯電路的方法。 學會使用CMOS邏輯電路芯片。 熟悉時序電路（計數器）的波形測量方法。一、實驗目的一、實驗目的第32頁/共123頁二、實驗內容二、實驗內容1驗證驗證JK觸發(fā)器觸發(fā)器CC4027的邏輯功能。的邏輯功能。2將將JKJK觸發(fā)器轉換成觸發(fā)器轉換成T T 觸發(fā)器和觸發(fā)器和D D 觸發(fā)器，并驗觸發(fā)器，并驗證其功能證其功能。3將將4027構成異步構成異步2分頻、分頻、4分頻電路，觀測它們分頻電路，觀測它們的波形。的波形。4設計組裝、觀察同步時序脈沖產生器，波形如設計組裝、觀察同步時序脈沖

20、產生器，波形如 圖圖4.1所示。記錄所示。記錄CP、Q0、Q1、L的波形。的波形。5設計組裝觀察同步三分頻電路，波形如圖設計組裝觀察同步三分頻電路，波形如圖 4.2所所示。示。第33頁/共123頁 1 2 3 4 5 6 7 8 9 CP L 圖4.1同步時序脈沖產生器波形同步時序脈沖產生器波形CP1Q2QTCPT1QT2Q圖圖4.24.2三分頻電路輸出波形三分頻電路輸出波形第34頁/共123頁1驗證驗證JK觸發(fā)器邏輯功能觸發(fā)器邏輯功能 驗證驗證 體會、熟悉體會、熟悉CC4027功能表參見表4.3。 SD J Q Q K RD 接接 邏邏 輯輯 開開 關關 接接 LED 顯顯 示示 器器 或單

21、次脈沖第35頁/共123頁2驗證驗證 T 觸發(fā)器邏輯功能觸發(fā)器邏輯功能 驗證驗證 體會、熟悉體會、熟悉 SD J Q Q K RD 接接 邏邏 輯輯 開開 關關 單單 次次 脈脈 沖沖 接接 L E D 顯顯 示示 器器 T 自擬 T 觸發(fā)器功能表。第36頁/共123頁3驗證驗證 觸發(fā)器邏輯功能觸發(fā)器邏輯功能 驗證驗證 體會、熟悉體會、熟悉T SD J Q Q K RD 接接 邏邏 輯輯 開開 關關 單單次次脈脈沖沖 接接 LED 顯顯 示示 器器 “1”“ 自擬 觸發(fā)器功能表。T第37頁/共123頁三、時序邏輯電路的功能測試方法三、時序邏輯電路的功能測試方法 SD J Q Q K RD 正方

22、波正方波(1KHZ) SD J Q Q K RD CP +5V 1Q 2Q 靜態(tài)測試CP 輸入單次脈沖或正方波（f tp0，使每一個正倒置脈沖起作用。加輸入信號后，用示波器觀察vI、vC以及vO的電壓波形，比較它們的時序關系，繪出波形，并在圖中標出周期、幅值、脈寬等。 uFCkR1 . 0,1 . 5第74頁/共123頁四、實驗內容kR10kR100FC102.按圖8.3所示電路組裝占空系數可調的多諧振蕩器。?。娢黄鳎?，調節(jié)電位器RP（R2），在示波器上觀察輸出波形占空系數的變化情況。并觀察占空系數為1：2、1：4、3：4時的輸出波形。kR1 . 51kR6 . 42FC1 . 03.在圖

23、8.3中，若固定時，用示波器觀察并描繪vO和vC波形的幅值、周期以及tPH和tPL，標出vC各轉折點的電平。第75頁/共123頁四、實驗內容4.按圖8.4所示電路組裝施密特觸發(fā)器。輸入電壓為ViPP=3V，f=1kHZ的正弦波。用示波器觀察并描繪vI 和vO波形。注明周期和幅值，并在圖中直接標出上限觸發(fā)電平、下限觸發(fā)電平，算出回差電壓 .第76頁/共123頁六、思考題1.整理實驗數據，畫出實驗內容中所要求畫的波形，按時間坐標對應標出波形的周期、脈寬和幅值等。 實驗內容2中，改變電容C的大小能夠改變振蕩器輸出電壓的周期和占空系數嗎？試說明要想改變占空系數，必須改變哪些電路參數。 五、實驗報告要求

24、第77頁/共123頁七、注意事項1.單穩(wěn)態(tài)電路的輸入信號選擇要特別注意。vI的周期T必須大于vO的脈寬 tPO，并且低電平的寬度喲小于vO的脈寬tPO。2.所有需繪制的波形圖均要按時間坐標對應描繪，而且要正確選擇示波器的AC、DC輸入方式，才能正確描繪出所有波形。在圖中標出周期、脈寬以及幅值等。第78頁/共123頁八、實驗元、器件集成定時器 NE555 2片 電阻 100k、10 k各2只；51 k、5.1 k、4.7 K各一只；33 k、10 k各3只 電容 100F、47F、30F、10F、0.1F、0.02F2200pF各一只 電位器 100k一只 第79頁/共123頁 熟悉數模轉換器的

25、工作原理。 學會使用集成數模轉換器DAC0808。 學會用DAC0808構成階梯波電壓發(fā)生器。一、實驗目的第80頁/共123頁二、預習要求1.了解集成數-模轉換器DAC0808芯片的外引線排列。2.熟悉數-模轉換器的轉換原理。3.參照圖9.5，自擬階梯波產生器的實驗電路和實驗步驟。 第81頁/共123頁見“實驗教材”。見“實驗教材” 。第82頁/共123頁第83頁/共123頁(2)、階梯波產生器、階梯波產生器第84頁/共123頁四、實驗內容1.實驗電路見圖9.2。按表9.1內容依次輸入數字量，用數字萬用表測出相應的輸出模擬電壓vO，記入表中。2.參照圖9.5所示階梯波產生器原理圖。將二進制計數

26、CC40161的輸出Q3、Q2、Q1、Q0由高到低，對應接到DAC0808數字輸入端的高4位D7、D6、D5、D4，低4位輸入端D3、D2、D1、D0接地。40161的CP選用1kHZ方波。在示波器上觀察和記錄DAC0808輸出端的電壓波形。改變計數進制，觀察波形的變化情況。 第85頁/共123頁五、實驗報告要求1.記錄D/A轉換器靜態(tài)測試中的數據，并與理論值比較。2.對應描繪CP波形和階梯波產生器的輸出波形。3.描繪可編程補碼計數器為十進制時的階梯波產生器的輸出波形。 第86頁/共123頁六、思考題 1.給一個8位D/A轉換器輸入二進制數10000000時，其輸出電壓為5V。問：如果輸入二進

27、制數00000001和11001101時，D/A轉換器的輸出模擬電壓分別為何值？ 3.如果輸入信號頻率由1kHZ，那么輸出波形會有什么變化？ 2.圖9.5中，如果將CC40161的Q3、Q2、Q1、Q0輸出由高到低對應接到DAC0808的高4位時，將會在示波器上看到什么樣的波形？第87頁/共123頁七、注意事項注意DAC0808的電源極性，VCC=+5V，VEE=-15V，不得接錯。第88頁/共123頁一、實驗目的一、實驗目的學習數字電路中基本學習數字電路中基本RSRS觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、時鐘發(fā)生器及計數、譯碼、顯示等單元電路的綜時鐘發(fā)生器及計數、譯碼、顯示等單元電路的

28、綜合應用合應用；學習電子秒表的調試方法。學習電子秒表的調試方法。第89頁/共123頁二、二、實驗原理實驗原理 圖13.1為電子秒表的電原理圖。1、基本RS觸發(fā)器 圖13.1中單元I為用集成與非門構成的基本RS觸發(fā)器。屬低電平直接觸發(fā)的觸發(fā)器，有直接置位、復位的功能。 它的一路輸出作為單穩(wěn)態(tài)觸發(fā)器的輸入，另一路輸出Q作為與非門5的輸入控制信號。 按動按鈕開關K2（接地），則門1輸出1；門2輸出Q0，K2復位后Q、 狀態(tài)保持不變。Q第90頁/共123頁圖圖13.13.1 1 電子秒表原理圖電子秒表原理圖第91頁/共123頁二、實驗原理二、實驗原理 再按動按鈕開關K1 ,則Q由0變?yōu)?，門5開啟,

29、為計數器啟動作好準備。 由1變0，送出負脈沖，啟動單穩(wěn)態(tài)觸發(fā)器工作。 基本RS觸發(fā)器在電子秒表中的職能是啟動和停止秒表的工作。2、單穩(wěn)態(tài)觸發(fā)器 圖13.113.1中單元為用集成與非門構成的微分型單穩(wěn)態(tài)觸發(fā)器，圖13.213.2為各點波形圖。Q第92頁/共123頁圖圖13.2 13.2 單穩(wěn)態(tài)觸發(fā)器波形圖單穩(wěn)態(tài)觸發(fā)器波形圖第93頁/共123頁二、實驗原理二、實驗原理 單穩(wěn)態(tài)觸發(fā)器的輸入觸發(fā)負脈沖信號vi 由基本RS觸發(fā)器 端提供，輸出負脈沖vO 通過非門加到計數器的清除端R。 靜態(tài)時，門4應處于截止狀態(tài)，故電阻R必須小于門的關門電阻ROff 。定時元件RC取值不同，輸出脈沖寬度也不同。當觸發(fā)脈沖

30、寬度小于輸出脈沖寬度時，可以省去輸入微分電路的RP 和CP 。 單穩(wěn)態(tài)觸發(fā)器在電子秒表中的職能是為計數器提供清零信號。 Q第94頁/共123頁3、時鐘發(fā)生器 圖13.1中單元為用555定時器構成的多諧振蕩器，是一種性能較好的時鐘源。 調節(jié)電位器 RW ，使在輸出端3獲得頻率50HZ的矩形波信號，當基本RS觸發(fā)器Q=1時，門5開啟，此時50HZ脈沖信號通過門5作為計數脈沖加于計數器的計數輸入端CP2。 二、實驗原理二、實驗原理第95頁/共123頁圖圖13.3 74LS90引腳排列圖引腳排列圖第96頁/共123頁4、計數及譯碼顯示 二-五-十進制加法計數器74LS90構成電子秒表的計數單元，如圖1

31、-1中單元所示。其中計數器接成五進制形式，對頻率為50HZ的時鐘脈沖進行五分頻，在輸出端QD 取得周期為0.1S的矩形脈沖，作為計數器的時鐘輸入。計數器及計數器接成8421碼十進制形式，其輸出端與譯碼顯示單元的相應輸入端連接，可顯示0.10.9秒；19.9秒計時。 二、實驗原理二、實驗原理第97頁/共123頁 74LS90是異步二-五-十進制加法計數器，它既可以作二進制加法計數器，又可以作五進制和十進制加法計數器。 圖13.1為74LS90引腳排列，表13.1為功能表。 通過不同的連接方式，74LS90可以實現四種不同的邏輯功能；而且還可借助R0(1)、R0(2)對計數器清零，借助S9(1)、

32、S9(2)將計數器置9。其具體功能詳述如下： 二、實驗原理二、實驗原理第98頁/共123頁 (1)計數脈沖從CP1輸入，QA作為輸出端，為二進制計數器。 (2)計數脈沖從CP2輸入，QDQCQB作為輸出端，為異步五進制加法計數器。 (3)若將CP2和QA相連，計數脈沖由CP1輸入，QD、QC、QB、QA作為輸出端，則構成異步8421碼十進制加法計數器。 (4)若將CP1與QD相連，計數脈沖由CP2輸入，QA、二、實驗原理二、實驗原理第99頁/共123頁 QD、QC、QB作為輸出端，則構成異步5421碼十進制加法計數器。 (5)清零、置9功能 。 a)異步清零 當R0(1)、R0(2)均為“1”

33、；S9(1)、S9(2)中有“0”時，實現異步清零功能，即QDQCQBQA0000。 b)置9功能 當S9(1)、S9(2)均為“1”； R0(1)、R0(2)中有“0”時，實現置9功能，即QDQCQBQA1001。二、實驗原理二、實驗原理第100頁/共123頁表表13.1 74LS90功能表功能表輸 入輸 出功 能清 0置 9時 鐘QD QC QB QAR0(1)、R0(2)S9(1)、S9(2)CP1 CP21100 0000清 00011 1001置 90 00 0 1QA 輸 出二進制計數1 QDQCQB輸出五進制計數 QAQDQCQBQA輸出8421BCD碼十進制計數QD QAQDQ

34、CQB輸出5421BCD碼十進制計數1 1不 變保 持第101頁/共123頁第102頁/共123頁一、實驗目的一、實驗目的數字電路優(yōu)先編碼器或鎖存器、分頻器、振蕩數字電路優(yōu)先編碼器或鎖存器、分頻器、振蕩器、器、CP時鐘脈沖發(fā)生器等單元電路的綜合運用；時鐘脈沖發(fā)生器等單元電路的綜合運用；熟悉智力競賽熟悉智力競賽第103頁/共123頁二、設計任務及要求二、設計任務及要求設計一個智力競賽搶答器設計一個智力競賽搶答器 要求：（1 1）同時供8 8名選手參加比賽，編號依次為 0 07 7各用一個搶答按鈕。給節(jié)目主持人設置一個控制開頭：給節(jié)目主持人設置一個控制開頭： 控制系統(tǒng)清零和搶答開始。搶答器具有數據

35、鎖存和顯示功能搶答器具有數據鎖存和顯示功能 要求：一旦有選手搶答時，顯示選手編號，并禁止其他選手搶答。第104頁/共123頁二、設計任務及要求二、設計任務及要求搶答器具有定時搶答功能搶答器具有定時搶答功能 要求：搶答時間為1515秒，倒計時，并有倒計時顯示功能。第105頁/共123頁1 1、分析要求，畫出原理圖、分析要求，畫出原理圖 總體框圖如圖12.112.1所示。 由主體電路和擴展電路組成。（1 1）主體電路 完成基本搶答功能，即： 主持人按下?lián)尨疰I時，搶答開始，選手按搶答鍵，顯示其編號，同時鎖存并禁止其他選手搶答。三、設計原理與參考電路三、設計原理與參考電路第106頁/共123頁（2 2

36、）擴展電路 完成定時搶答功能，即： 選手在設定時間內（1515秒）搶答時，搶答有效，定時器停止計時，顯示編號和搶答時間，保持到主持人清零時為止。三、設計原理與參考電路三、設計原理與參考電路第107頁/共123頁搶答搶答按鈕按鈕主持人主持人控制開關控制開關優(yōu)選編優(yōu)選編碼電路碼電路控制控制電路電路鎖存器鎖存器設碼設碼電路電路顯示顯示電路電路秒脈沖秒脈沖產生電路產生電路定時定時電路電路譯碼譯碼電路電路顯示顯示電路電路主主體體電電路路圖圖12.1 12.1 數字搶答器總體框圖數字搶答器總體框圖擴擴展展電電路路第108頁/共123頁2 2、單元電路設計、單元電路設計（1 1）搶答電路 兩個功能： 能分辨出按鍵的先后，鎖存優(yōu)先搶答者的編號，顯示編號； 禁止其余按鍵的輸入。三、設計原理與參考電路三、設計原理與參考電路第109頁/共123頁 優(yōu)先編碼器74LS148和RS鎖存