雙端口存儲器原理實驗

1、.2 雙端口存儲器原理實驗一、實驗目的1. 了解雙端口靜態(tài)存儲器IDT7132的工作特性及其使用方法2. 了解半導體存儲器怎樣存儲和讀取數(shù)據(jù)。3. 了解雙端口存儲器怎樣并行讀寫，并分析沖突產(chǎn)生的情況。二、實驗電路圖3.2示出了雙端口存儲器的實驗電路圖。這里使用一片IDT7132（2048×8位），兩個端口的地址輸入A8A10引腳接地，因此實際使用的存儲容量為256字節(jié)。左端口的數(shù)據(jù)輸出接數(shù)據(jù)總線DBUS，右端口的數(shù)據(jù)輸出端接指令總線IBUS。IDT7132有六個控制引腳：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口讀、寫操作

2、；CER#、RR/W#、OER#控制右端口的讀寫操作。CEL#為左端口選擇引腳，低電平有效；當CEL#1時，禁止對左端口的讀、寫操作。LR/W#控制對左端口的讀寫。當LR/W#=1時，左端口進行讀操作；LR/W#0時，左端口進行寫操作。OEL#的作用等同于三態(tài)門，當OEL#0時，允許左端口讀出的數(shù)據(jù)送到數(shù)據(jù)總線DBUS上；當OEL#1時，禁止左端口的數(shù)據(jù)放到DBUS。因此，為便于理解，在以后的實驗中，我們將OEL#引腳稱為RAM_BUS#?？刂朴叶丝诘娜齻€引腳與左端口的三個完全類似，這里不再贅述。有兩點需要說明：（1） 右端口讀出的數(shù)據(jù)（更確切的說法是指令）放到指令總線IBUS上而不是數(shù)據(jù)總線

3、DBUS，然后送到指令寄存器IR。（2） 所有數(shù)據(jù)/指令的寫入都使用左端口，右端口作為指令端口，不需要進行數(shù)據(jù)的寫入，因此我們將右端口處理成一個只讀端口，已將RR/W#固定接高電平，OER#固定接地。這兩點請同學好好理解。存儲器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片74LS163，具有地址遞增的功能。同時，PC在以后的實驗當中也起到程序計數(shù)器的作用。左右端口的數(shù)據(jù)和左右端口的地址都有特定的顯示燈顯示。存儲器地址和寫入數(shù)據(jù)都由實驗臺操作板上的二進制開關(guān)分時給出。當LDAR#0時，AR在T2時從DBUS接收來自SW7SW0的地址；當AR11時，在T2存儲器地址加1。LDAR#和A

4、R1不能同時有效。在下一個時鐘周期，令CEL#0，LR/W#0，則在T2的上升沿開始進行寫操作，將SW7SW07設(shè)置的數(shù)據(jù)經(jīng)DBUS寫入存儲器。三、實驗設(shè)備1. TEC-5計算機組成原理實驗系統(tǒng)1臺2. 邏輯測試筆一支( 在TEC-5實驗臺上)3. 雙蹤示波器一臺（公用）4. 萬用表一只（公用）四、實驗任務1. 按圖3.2所示，將有關(guān)控制信號和二進制開關(guān)對應接好，仔細復查一遍，然后接通電源。2. 將二進制數(shù)碼開關(guān)SW7SW0（SW0為最低位）設(shè)置為00H，將其作為存儲器地址置入AR；然后將二進制開關(guān)的00H作為數(shù)據(jù)寫入RAM中。用這個方法，向存儲器的10H、20H、30H、40H單元依次寫入1

5、0H、20H、30H和40H。3. 使用存儲器的左端口，依次將第2步存入的5個數(shù)據(jù)讀出，觀察各單元中存入的數(shù)據(jù)是否正確。記錄數(shù)據(jù)。注意：禁止兩個或兩個以上的數(shù)據(jù)源同時向數(shù)據(jù)總線上發(fā)送數(shù)據(jù)！在本實驗中，當存儲器進行讀出操作時，務必將SW_BUS#的三態(tài)門關(guān)閉。而當向AR送入數(shù)據(jù)時，雙端口存儲器也不能被選中。4. 通過存儲器的右端口，將第2步存入的5個數(shù)據(jù)讀出，觀察結(jié)果是否與第3步結(jié)果相同。記錄數(shù)據(jù)。5. 雙端口存儲器的并行讀寫和訪問沖突。將CEL#、CER#同時置為0，使存儲器的左右端口同時被選中。當AR和PC的地址不相同時，沒有訪問沖突；地址相同時，由于都是讀操作，也不會沖突。如果左右端口地址

6、相同，且一個進行讀操作，一個進行寫操作，就會發(fā)生沖突。檢測沖突的方法：觀察兩個端口的“忙”信號輸出指示燈BUSYL#和BUSYR#。BUSYL#/BUSYR#燈亮（為0）時，不一定發(fā)生沖突，但發(fā)生沖突時，BUSYL#/BUSYR#必定亮。 五、實驗要求1. 做好實驗預習，掌握IDT7132雙端口存儲器的功能特性和使用方法。2. 寫出實驗報告，內(nèi)容是：(1) 實驗目的。(2) 實驗任務3的數(shù)據(jù)表格。(3) 實驗任務4的數(shù)據(jù)表格。(4) 實驗任務5的檢測結(jié)果。六、實驗步驟及結(jié)果(1) 置DP=1，DB=0，撥動編程開關(guān)到正常位置。(2) 接線圖數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_

7、BUS#CER#SW_BUS#電平開關(guān)K0K1K2K3K4K5K6AR+1和PC+1兩個信號接地。（3）實驗任務2，將00H、10H、20H、30H、40H分別寫入存儲器單元00H、10H、20H、30H、40H。1令K0(LDAR#)=0，K2(CEL#)=1，K4(RAM_BUS#)=1，K5(CER#)=1，K6(SW_BUS#)=0。置SW7-SW0=00H，按QD按鈕，將00H打入地址寄存器AR。2令K0(LDAR#)=1，K2(CEL#)=0，K3(LR/W#)=0，K4(RAM_BUS#)=1，K5(CER#)=1，K6(SW_BUS#)=0。置SW7-SW0=00H，按QD按鈕

8、，將00H寫入存儲器00H單元。2 重復1和2，只是改變SW7_SW0分別為10H、20H、30H、40H，分別將10H、20H、30H、40H寫入存儲器單元10H、20H、30H、40H。（4）實驗任務3，從左端口讀出存儲器00H、10H、20H、30H、40H的內(nèi)容。1令K0(LDAR#)=0，K2(CEL#)=1，K4(RAM_BUS#)=1，K5(CER#)=1，K6(SW_BUS#)=0。置SW7-SW0=00H，按QD按鈕，將00H打入地址寄存器AR。2先令K6(SW_BUS#)=1，再令K2(CEL#)=0，K3(LR/W#)=1，K4(RAM_BUS#)=0，K5(CER#)=

9、1，則在數(shù)據(jù)總線 DBUS上顯示出存儲器單元00H的內(nèi)容00H。3重復1和2的方法，只是改變1中的SW7_SW0的值為10H、20H、30H、40H，則可在數(shù)據(jù)總線DBUS上觀察到存儲器單元10H、20H、30H、40H的內(nèi)容為（00010000）（00100000）（00110000）（01000000）。(5)實驗任務4，從右端口讀出存儲器00H、10H、20H、30H、40H的內(nèi)容。1令K1(LDPC#)=0，K2(CEL#)=1，K4(RAM_BUS#)=1，K5(CER#)=1，K6(SW_BUS#)=0。置SW7-SW0=00H，按QD按鈕，將00H打入PC。2令K6(SW_BUS

10、#)=1，K2(CEL#)=1，K5(CER#)=0，則在指令總線IBUS上顯示出存儲器單元00H的內(nèi)容（00H）。3重復1和2的方法，只是改變1中的SW7_SW0的值為10H、20H、30H、40H，則可在指令總線IBUS上觀察到存儲器單元10H、20H、30H、40H的內(nèi)容為（00010000）（00100000）（00110000）（01000000）。（6）實驗任務5，雙端口存儲器的并行讀寫和訪問沖突。1令K0(LDAR#)=0，K1(LDPC#)=0，K2(CEL#)=1，K4(RAM_BUS#)=1，K5(CER#)=1，K6(SW_BUS#)=0。置SW7-SW0為30H。按QD按鈕，將30H打入地址寄存器AR和程序計數(shù)器PC。2置K6(SW_BUS#)=1，K3(LR/W#)=1，K4(RAM_BUS#)=0。先令K5(CER#)=0，K2(CEL#)=1，這時BUSYL#指示燈不亮。令K2(CEL#)=0，這時BUSYL指示燈（亮），表示左端口在右端口之后和右端口同時對同一個地址讀，數(shù)據(jù)總線DBUS顯示30H，指令總線IBUS也顯示30H。再令K2(CEL#)=1，BUSYL#指示燈恢復（不亮）。3置K6(SW_BUS#)=1，K3(LR/W#)=1