電容封裝尺寸

1、電解電容：可分為無極性和有極性兩類，無極性電容下述兩類封裝最為常見，即0805、0603 ;而有極性電容也就是我們平時所稱的電解電容，一般我們平時用的最多的為鋁電解電容，由于其電解質(zhì)為鋁， 所以其溫度穩(wěn)定性以及精度都不是很高，而貼片元件由于其緊貼電路版，所以要求溫度穩(wěn)定性要高，所以貼片電容以鋌電容為多，根據(jù)其耐壓不同，貼片電容又可分為A、B、C、D四個系列，具體分類如下：類型封裝形式耐壓A 3216 10VB 3528 16VC 6032 25VD 7343 35V無極性電容的封裝模型為 RAD系列，例如“RADD.1” “ RAD2 ” “ RAD3 ” “ RAD4 '等, 其后綴

2、的數(shù)字表示封裝模型中兩個焊盤間的距離，單位為英寸”。電解電容的封裝模型為 RB系列，例如從“RB2/.4到“RB5/.10，”其后綴的第一個數(shù)字表示封裝模型中兩個焊盤間的距離，第二個數(shù)字表示電容外形的尺寸，單位為英寸”。1. 電阻電容的封裝形式如何選擇，有沒有什么原則？比如,同樣是104的電容有0603、0805的封裝，同樣是10uF電容有3216 , 0805,3528等封裝形式，選擇哪種封裝形式比較合適呢？我看到的電路里常用電阻電容封裝：電容：0.01uF可能的封裝有 0603、080510uF 的封裝有 3216、3528、0805100uF 的有 7343320pF 封裝：0603 或

3、 0805電阻：4.7K、10k、330、33 既有 0603 又有 0805 封裝請問怎么選擇這些封裝？2. 有時候兩個芯片的引腳（如芯片A的引腳1,芯片B的引腳2）可以直接相連，有時候引腳之間（如A- 1和B-2）之間卻要加上一片電阻，如 22歐，請問這是為什么？這個電阻有什么作用？電阻阻值如何選擇？0.1uf?有時候看到 0.1uf和10uf3. 藕合電容如何布置？有什么原則？是不是每個電源引腳布置一片 聯(lián)合起來使用，為什么？4. 所謂5V ttl器件、5V cmos器件是指什么意思？是不是說該器件電源接上5V,其引腳輸出或輸入電平就是 5V ttl或者5v cmos?5. 板子上要做兩

4、個串口，可不可以只用一塊MAX232芯片？如果可以，用哪個型號的芯片 ?MAX3232C、MAX3232E 還是MAX3232CSE?或者說這幾個芯片哪個都可以6. 看PDIUSBD12芯片手冊，見到兩個概念，不清楚：單地址/數(shù)據(jù)總線配置、多路地址/數(shù)據(jù)總線配置，請問這兩者有什么區(qū)別7. protel99中，電源和地的網(wǎng)絡(luò)標(biāo)號是不是肯定是全局的（即使我使用層次電路原理圖繪圖模式3:電路端口全局，網(wǎng)絡(luò)標(biāo)號局部）8. 晶振起振電路電容好像一般為22pF，這是不是經(jīng)驗值，像上下拉電阻取值一般為4.7k10K9. usb插座電路，有一個電容:0.01uF/2KV ,有這么高的耐壓電壓電容嗎？為什么在這

5、里需要使用這 么高的耐壓電容10. DB9插座究竟是2發(fā)送，3接收還是3接收2發(fā)送，或者是由自己定義，無所謂12. 何謂扇入、扇出、扇入系數(shù)及扇出系數(shù)13. "高速的差分信號線具有速率高，好布線，信號完整性好等特點”，請問何謂高速差分信號線 ？14. protel 99se中，布線時，信號線、地線、電源線線寬一般是多少？有什么原則需要注意？15. TTL電路和cmos電路有什么區(qū)別？什么時候使用TTL系列？什么時候使用 cmos器件？一些回答：1. 電阻電容的封裝形式如何選擇，有沒有什么原則？比如,同樣是104的電容有0603、0805的封裝，同樣是10uF電容有3216 , 080

6、5,3528等封裝形式，選擇哪種封裝形式比較合適呢？我看到的電路里常用電阻電容封裝：電容：0.01uF可能的封裝有 0603、080510uF 的封裝有 3216、3528、0805100uF 的有 7343320pF 封裝：0603 或 0805電阻:4.7K、10k、330、33 既有 0603 又有 0805 封裝請問怎么選擇這些封裝？答：選擇合適的封裝第一要看你的PCB空間，是不是可以放下這個器件。一般來說，封裝大的器件會比較便宜，小封裝的器件因為加工進度要高一點，有可能會貴一點，然后封裝大的電容耐壓值會比封裝 小的同容量電容耐壓值高，這些都是要根據(jù)你實際的需要來選擇的，另外，小封裝的

7、元器件對貼裝要求會 高一點，比如SMT機器的精度。如手機里面的電路板，因為空間有限，工作電壓低，就可以選用0402的電阻和電容，而大容量的鋌電容就多為3216等等大的封裝2. 有時候兩個芯片的引腳（如芯片A的引腳1,芯片B的引腳2）可以直接相連，有時候引腳之間（如A- 1和B-2）之間卻要加上一片電阻，如 22歐，請問這是為什么？這個電阻有什么作用？電阻阻值如何選擇？答：這個電阻一般是串電阻，拿來做阻抗匹配的，當(dāng)然也可以做降壓用，用于 3.3V I/O連接2.5V I/O類似的應(yīng)用上面。阻值的選擇要認(rèn)真看Datasheet ,來計算3. 藕合電容如何布置？有什么原則？是不是每個電源引腳布置一片

8、0.1uf?有時候看到0.1uf和10uf聯(lián)合起來使用，為什么？答：電容靠近電源腳，這個問題可以參見http:/www.*.com/bbs/DetailTopic_new.asp?topicid=3961&ForumID=5補充一點看法：在兩個芯片的引腳之間串連一個電阻，一般都是在高速數(shù)字電路中，為了避免信號產(chǎn)生振鈴（即信號的上升或下降沿附近的跳動）。原理是該電阻消耗了振鈴功率，也可以認(rèn)為它降低了傳輸線路的Q值。通常在數(shù)字電路設(shè)計中要真正做到阻抗匹配是比較困難的，原因有二：1、實際的印制板上連線的阻抗受到面積等設(shè)計方面的限制；2、數(shù)字電路的輸入阻抗和輸出阻抗不象模擬電路那樣基本固定，而

9、是一個非線性的東西。實際設(shè)計時，我們常用 22到33歐姆的電阻，實踐證明，在此范圍內(nèi)的電阻能夠較好地抑制振鈴。但是事物總是兩面的，該電阻在抑制振鈴的同時，也使得信號延時增加，所以通常只用在頻率幾兆到幾十 兆赫茲的場合。頻率過低無此必要，而頻率過高則此法的延時會嚴(yán)重影響信號傳輸。另外，該電阻也往往 只用在對信號完整性要求比較高的信號線上，例如讀寫線等，而對于一般的地址線和數(shù)據(jù)線，由于芯片設(shè) 計總有一個穩(wěn)定時間和保持時間，所以即使有點振鈴，只要真正發(fā)生讀寫的時刻已經(jīng)在振鈴以后，就無甚 大影響。前面已經(jīng)補充了一點，再補充一點：關(guān)于接地問題。接地是一個極其重要的問題，有時關(guān)系到設(shè)計的成敗。首先要明確的

10、是，所有的接地都不是理想的，在任何時候都具有分布電阻與分布電感，前者在信號 頻率較低時起作用，后者則在信號頻率高時成為主要影響因素。由于上述分布參數(shù)的存在，信號在經(jīng)過地 線的時候，會產(chǎn)生壓降以及磁場。若這些壓降或磁場（以及由該磁場引起的感應(yīng)電壓）耦合到其它電路的輸入，就可能會被放大（模擬電路中）或影響信號完整性（數(shù)字電路中）。所以，一般要求在設(shè)計時就考 慮這些影響，有一個大致的原則如下：1、在頻率較低的電路中（尤其是模擬電路或模數(shù)混合電路中的模擬部分），采用單點接地，即各級 放大器的地線（包括電源線）分別接到電源輸出端，成為星形連接，并且在這個星的節(jié)點上接一個大電容。這樣做的目的是避免信號在地

11、線上的壓降耦合到其他放大器中。2、在模擬電路中（尤其是小信號電路）要避免出現(xiàn)地線環(huán)，因為環(huán)狀的地線會產(chǎn)生感應(yīng)電流，此電流造成的感應(yīng)電勢是許多干擾信號的來源。3、 如果是單純的數(shù)字電路（包括模數(shù)混合電路中的數(shù)字部分）且信號頻率不高（一般不超過10兆）， 可以共用一組電源與地線，但是必須注意每個芯片的退耦電容必須靠近芯片的電源與地引腳。4、 在高速的數(shù)字電路（例如幾十兆的信號頻率）中，必須采取大面積接地，即采用4層以上的印制 板，其中有一個單獨的接地層。這樣做的目的是給信號提供一個最短的返回路徑。由于高速數(shù)字信號具有很高的諧波分量，所以此時地線與信號線之間構(gòu)成的回路電感成為主要影響因素，信號的實際返回路徑是 緊貼在信號線下面的，這樣構(gòu)成的回路面積最?。◤亩姼凶钚。?。大面積接地提供了這樣的返回路徑的 可