matlab系統(tǒng)仿真 (1)

1、河南城建學(xué)院MATLAB仿真技術(shù)課程論文MATLAB仿真技術(shù)課程論文 題 目 移位寄存器電路設(shè)計與仿真 姓 名 班 級 0934131 學(xué) 號 指導(dǎo)教師 2016年5月23日河南城建學(xué)院MATLAB仿真技術(shù)課程論文目錄摘要.11 Matlab簡介.12移位寄存器的設(shè)計12.1 D觸發(fā)器功能介紹22.2移位寄存器仿真23雙向移位寄存器的設(shè)計43.1帶清零端的RS觸發(fā)器設(shè)計53.2 四位雙向移位寄存器子系統(tǒng)的設(shè)計和封裝53.3雙向移位寄存器仿真74設(shè)計心得95參考文獻(xiàn).10摘要MATLAB具有強(qiáng)大的圖形處理功能、符號運(yùn)算功能和數(shù)值計算功能。MATLAB工具幾乎涵蓋了整個科學(xué)技術(shù)運(yùn)算領(lǐng)域。其中系統(tǒng)的

2、仿真（Simulink）工具箱是從底層開發(fā)的一個完整的仿真環(huán)境和圖形界面。在這個環(huán)境中，用戶可以完成面向框圖系統(tǒng)仿真的全部過程，并且更加直觀和準(zhǔn)確地達(dá)到仿真的目標(biāo)。此次，以數(shù)字電路中的時序邏輯電路為線索來學(xué)習(xí)Simulink，了解了許多數(shù)字電路中常用模塊的使用方法.時序電路中除具有邏輯運(yùn)算功能的組合電路外，還必須有能夠記憶電路狀態(tài)的存儲單元或延遲單元，這些存儲或延遲單元主要由本次設(shè)計所用到的觸發(fā)器來實現(xiàn)。D觸發(fā)器、RS觸發(fā)器、JK觸發(fā)器等這些時序邏輯電路中常用的器件在Simulink中都有相應(yīng)的仿真模塊，除此之外，用戶還可以自行設(shè)計封裝模塊來一步一步完成更大的電路系統(tǒng)，實現(xiàn)更強(qiáng)大的邏輯功能。

3、關(guān)鍵詞:MATLAB、Simulink、時序電路1 Matlab內(nèi)容簡介MATLAB擁有了更豐富的數(shù)據(jù)類型和結(jié)構(gòu)，更好的面向?qū)ο蟮目焖倬赖膱D形界面，更多的數(shù)學(xué)和數(shù)據(jù)分析資源，MATLAB工具幾乎涵蓋了整個科學(xué)技術(shù)運(yùn)算領(lǐng)域。在大部分大學(xué)里，應(yīng)用代數(shù)、數(shù)理統(tǒng)計、自動控制、數(shù)字信號處理、模擬與數(shù)字通信、時間序列分析、動態(tài)系統(tǒng)仿真等課程的教材都把MATLAB作為必不可少的內(nèi)容。在國際學(xué)術(shù)界，MATLAB被確認(rèn)為最準(zhǔn)確可靠的科學(xué)計算標(biāo)準(zhǔn)軟件，在許多國際一流的學(xué)術(shù)刊物上都可以看到MATLAB在各個領(lǐng)域里的應(yīng)用。2移位寄存器的設(shè)計所謂移位寄存器，就是只能接收一個輸入源的寄存器，它將這個輸入依次通過寄存器堆

4、進(jìn)行緩存，就像是數(shù)據(jù)在沿寄存器平移一樣。在移位寄存器中，前一個觸發(fā)器的輸出端接到下一個觸發(fā)器的輸入端，由第一個觸發(fā)器的輸入端接收輸入信號，每個觸發(fā)器都采用同一個時鐘源。那么信號每經(jīng)過一個觸發(fā)器，就被緩存一次。由于在實際中，信號通過每個觸發(fā)器是需要一定時間的，所以當(dāng)時鐘源的第一次上升沿到來時，信號就被第一個觸發(fā)器讀入并送到輸出端，但第二個觸發(fā)器并不能將這個信號讀入，因為等這個信號到達(dá)第一個觸發(fā)器的輸出端時，時鐘的上升沿已經(jīng)過去了。只有等到下一個上升沿到來的時候，第二個觸發(fā)器才能讀入這個信號，同時第一個觸發(fā)器從輸入端又讀入了一個新信號。這樣，每個信號都在每個觸發(fā)器的輸出端保持一個時鐘周期，而且每個

5、觸發(fā)器的輸出端信號依次延時一個周期，就像信號在進(jìn)行移位一樣。值得注意的是，在simulink中仿真時，由于這些模塊都是理想的，所以信號通過任何一個模塊都是沒有所謂的“延時”的。而設(shè)計移位寄存器的關(guān)鍵就是利用了觸發(fā)器的延時特性，所以在這里不能按照邏輯電路直接設(shè)計這個寄存器。必須在兩級觸發(fā)器之間插入一個延時單元，人為地實現(xiàn)觸發(fā)器的延時功能。2.1 D觸發(fā)器功能介紹!CLRCLKDQ0*01上升沿001上升沿11表2 D觸發(fā)器真值表其邏輯表達(dá)式為 通過以上介紹可知，D觸發(fā)器的輸入輸出是完全一樣的，但它并不是簡單的傳輸門，要注意到D觸發(fā)器只有在輸入時鐘源的上升沿時才將輸入端讀到輸出端，在其他時間里，輸

6、出值一直保持不變。D觸發(fā)器有3個輸入端，2個輸出端。它的真值表如表所示。2.2移位寄存器仿真第一步：添加模塊這個電路用到了6種模塊，它們分別是:D觸發(fā)器(D Flop Flops);時鐘源（Clock）；單位延時單元（Unit Delay）；常數(shù)源(Constant);離散脈沖源（Discrete Pulse Generator）；示波器（Scope）。第二步：設(shè)置模塊參數(shù)延時單元的延遲時間都設(shè)為0.1秒；脈沖源的參數(shù)設(shè)置如下：幅度為1，周期為3，脈寬為1，相位延遲為0，采樣時間為0.3。然后將這個脈沖源命名為INPUT。常數(shù)源的值設(shè)置為1。最后將示波器的輸入端設(shè)置為6個。第三步：連線及仿真將

7、各模塊擺放整齊，按圖4連線。將仿真時間設(shè)為20秒，單擊工具欄上的“運(yùn)行”圖標(biāo)，開始仿真。然后雙擊示波器觀察輸出波形，如圖4所示。圖3 4位移位寄存器仿真電路圖圖4 移位寄存器輸出波形由以上輸出波形可看出，只有在時鐘信號的上升沿到來時，各個觸發(fā)器的輸出端才會發(fā)生變化。而且四個觸發(fā)器的輸出依次延時一個周期，這和前面的分析是吻合的。3雙向移位寄存器的設(shè)計以基本RS觸發(fā)器為基礎(chǔ)，一步步實現(xiàn)一個比較大的系統(tǒng)四位雙向移位寄存器Dmreg。最后實現(xiàn)的系統(tǒng)頂層圖如圖5所示。集成電路Dmreg就是一個寄存器芯片，它能夠提供串行寄存器和移位寄存器兩種功能。其內(nèi)部使用的是邊沿觸發(fā)的RS觸發(fā)器從上圖可知，Dmreg有

8、10個輸入端口，4個輸出端口。在10個輸入端口中，3個是控制信號（），一個是時鐘信號（），還有2個串行輸入端口（），4個并行輸入端口（）。其中3個控制信號對Dmreg工作狀態(tài)的控制如下表所示。表3 Dmreg工作狀態(tài)表RdS1S0工作狀態(tài)0*清零100保持101右移110左移111并行輸入圖5 雙向移位寄存器頂層圖3.1帶清零端的RS觸發(fā)器設(shè)計Simulink提供的RS觸發(fā)器是電平觸發(fā)的，而且沒有置位端和復(fù)位端。而Dmreg中需要的是下降沿觸發(fā)，帶有置位端和復(fù)位端的觸發(fā)器。所以首先要對基本的RS觸發(fā)器進(jìn)行改造，以加強(qiáng)其功能。最后得到的下降沿觸發(fā)的帶置位復(fù)位端的RS觸發(fā)器如圖6所示。圖6 帶置位

9、端的下降沿觸發(fā)的RS觸發(fā)器首先啟動Simulink，然后將一個子系統(tǒng)模塊(Subsystem)添加到一個新建模塊中。接著雙擊打開這一個子系統(tǒng)，將基本RS觸發(fā)器添加到其中。然后加入兩個邏輯運(yùn)算模塊，將其修改為二輸入的與門。如圖6所示，Rd和Rs就是添加的復(fù)位端和置位端。為了將觸發(fā)器變成邊沿觸發(fā)的，需要引入新模塊Trigger。其功能是向子系統(tǒng)中添加觸發(fā)端，在這里將其設(shè)為下降沿觸發(fā)。以上就完成了對基本RS觸發(fā)器的改進(jìn)。3.2 四位雙向移位寄存器子系統(tǒng)的設(shè)計和封裝第一步:Dmreg電路設(shè)計前面將這個模型的基本單元下降沿觸發(fā)的RS觸發(fā)器做好了。下面用它來構(gòu)造四位雙向移位寄存器（Dmreg）子系統(tǒng)。最后

10、實現(xiàn)的Dmreg的內(nèi)部電路如圖7所示。圖7 Dmreg內(nèi)部電路從圖7中可以看出，在控制邏輯部分使用了大量的邏輯運(yùn)算模塊，實際上這4個觸發(fā)器使用的邏輯電路是一模一樣的。下面就以第一個RSFF0為例來分析。觸發(fā)器正下方有一個4輸入的或門，這個或門提供了觸發(fā)器的置位信號，送到了S端。然后將這個或門的輸出經(jīng)過非門反向后送到了R端，這是為了保證R、S不能同時為1，滿足RS觸發(fā)器的工作條件。然后這個或門有四個輸入端，分別來自4個3輸入的與門。其實在同一時刻僅有一個信號能夠送到或門，這是由于控制端S0、S1組成了一個數(shù)據(jù)選擇器，每次只讓一個與門導(dǎo)通。這四個與門從左到右分別代表了右移信號、并行傳送信號、保持信

11、號以及左移信號，它們的導(dǎo)通取決于控制端S2、S0的信號。觸發(fā)器的輸出端首先通過一個延時器，然后分別送往三個地方，第一個地方是自己下方的4與門陣列的第三個，形成保持信號；第二個地方是右邊的4與門陣列的第一個，用來提供右移信號；第三個地方是左邊4與門陣列的第四個，用來提供左移信號。在完成連線后，把整個電路圈起來，單擊“Edit”菜單下的“Creat Subsystem”命令，生成一個子系統(tǒng)，并命名為Dmreg。第二步：封裝子系統(tǒng)要封裝上面剛剛建立好的Dmreg模塊，先選中子系統(tǒng)，然后在編輯菜單下選擇封裝子系統(tǒng)（Mask Subsystem）命令，這時將會出現(xiàn)一個對話框:Mask Editor,將對

12、話框中的參數(shù)設(shè)置好模塊就封裝好了。3.3雙向移位寄存器仿真在完成了Dmreg模塊的封裝后，再來設(shè)置一下外圍電路。首先要4個并行輸入以及兩個串行輸入提供6個脈沖源（Pulse Generator），參數(shù)設(shè)置如表4所示。然后要為時鐘觸發(fā)端CLK提供一個時鐘源（Clock）。接著還需要一個5輸入的示波器（Scope），顯示4個輸出信號和時鐘波形。表4 Dmreg的脈沖源參數(shù)設(shè)置D0D1D2D3LeftINRightIN幅度111111周期345253脈寬131131相位延遲000000抽樣時間0.30.20.60.60.150.4最后為3個控制端設(shè)置輸入。由于S1、S0的四種輸入確定了Dmreg的功

13、能，所以這里引入“手動開關(guān)”模塊（Mannual Switch）。從圖中可看到手動開關(guān)模塊有兩個輸入，一個輸出，每次雙擊這個模塊，就會在兩個輸入之間切換，將不同的信號送到輸出端。這樣就可以通過雙擊開關(guān)來方便地控制信號S1、S0的值，從而改變Dmreg的工作狀態(tài)。至此已經(jīng)完成所有的設(shè)置，將仿真時間修改為0到20秒，接著通過雙擊開關(guān)將S1、S0置成11，然后點(diǎn)擊工具欄上的“運(yùn)行”圖標(biāo)，開始仿真?？梢钥吹讲⑿休敵龅牟ㄐ稳鐖D8所示。然后通過雙擊開關(guān)S1、S0置成01，觀察數(shù)據(jù)右移的波形，如圖9所示。然后通過雙擊開關(guān)S1、S0置成10，觀察數(shù)據(jù)左移的波形，如圖10所示。從這些波形圖中可以看到，Dmreg

14、的各種功能都得到了實現(xiàn)。圖8 Dmreg并行輸出波形圖9 Dmreg串行右移輸出波形圖10 Dmreg串行左移輸出波形4設(shè)計心得通過此次課程設(shè)計，學(xué)會了使用simulink實現(xiàn)時序邏輯電路的仿真。不僅了解了MATLAB的強(qiáng)大的仿真功能，而且復(fù)習(xí)鞏固了之前學(xué)的數(shù)字電子電路技術(shù)的知識。在時序邏輯電路仿真的過程中，頻繁地使用到了Simulink中的觸發(fā)器模塊，位于模塊庫的Simulink Extra子模塊庫的flip flop組里面。數(shù)字電路在MATLAB中仿真沒有特別的技巧，只需要在模塊庫中找到所需要的器件，然后連電路觀察仿真波形即可。其中有些需要注意的問題，例如，在simulink中仿真時，由于這些模塊都是理想的，所以信號通過任何一個模塊都是沒有所謂的“延時”的。而設(shè)計移位寄存器的關(guān)鍵就是利用了觸發(fā)器的延時特性，所以在這里不能按照邏輯電路直接設(shè)計這