EDA實(shí)驗(yàn)開發(fā)系統(tǒng)_第1頁
EDA實(shí)驗(yàn)開發(fā)系統(tǒng)_第2頁
EDA實(shí)驗(yàn)開發(fā)系統(tǒng)_第3頁
EDA實(shí)驗(yàn)開發(fā)系統(tǒng)_第4頁
EDA實(shí)驗(yàn)開發(fā)系統(tǒng)_第5頁
已閱讀5頁，還剩69頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、1會(huì)計(jì)學(xué)EDA實(shí)驗(yàn)開發(fā)系統(tǒng)實(shí)驗(yàn)開發(fā)系統(tǒng)揚(yáng)聲器SW9鍵模式選擇實(shí) 驗(yàn) 電 路 結(jié) 構(gòu) 變 換 選 擇 鍵CLOCK0單片機(jī)接口電路揚(yáng)聲器連接VGA視頻接口RS-232串行接口J8鍵8散熱器CON2目標(biāo)板插座221J6J4高頻時(shí)鐘源48MHz晶體J2GAL16V8/4JP2GAL16V8/374HC37374HC245頻率計(jì)測(cè)頻輸入D1D2目 標(biāo) 板 插 座 1發(fā)光管J1高頻組中頻組低頻組電源輸出J5+5VGNDSWG9CON1J7C38+12VGND-12VD/A工作電源座電源開關(guān)數(shù)碼7數(shù)碼6數(shù)碼5數(shù)碼4數(shù)碼3數(shù)碼2數(shù)碼1鍵1鍵2鍵3鍵4鍵5鍵6鍵7VR1IN1IN0AOUTAIN1AIN0主板

2、信號(hào)輸入A/D接口PS/2J3AS1JP1CJP1BJP1AB8RS-232B4VGAB3時(shí)鐘頻率選擇時(shí)鐘發(fā)生電路接口電路視頻接口電路模式指示2在線下載接口電源輸入接口電路切換座模擬接口電路EU3EU2數(shù)/模轉(zhuǎn)換接口電路模/數(shù)轉(zhuǎn)換接口電路鍵系統(tǒng)復(fù)位SW10D9D10D11D12D13D14D15D16數(shù)碼8B2適配座目標(biāo)芯片CPLD/FPGA目標(biāo)芯片EDA實(shí)驗(yàn)開發(fā)J3B在線下載接口1D3D4D5D6D7D8k1信號(hào)輸入A/D信號(hào)輸出D/A圖5.1 GW48實(shí)驗(yàn)開發(fā)系統(tǒng)的板面結(jié)構(gòu)圖 圖5.2 GW48系統(tǒng)目標(biāo)板插座引腳信號(hào)圖 2VCCCLOCK3CLOCK5CLOCK7CLOCK9CLOCK1P

3、IO48VCCPIO46PIO44PIO42PIO40PIO38PIO36PIO34PIO32PIO30PIO28PIO26SPEAKERPIO31PIO29PIO27PIO33GNDPIO35PIO37PIO39PIO41PIO43PIO45PIO47PIO49CLOCK8GNDCLOCK6CLOCK0CLOCK2CLOCK4CLOCK10在線編程座J3B/J3AVCCSEL0SEL1GNDGNDTDInSTATDOTMSTCKCON2CON1目標(biāo)板插座2目標(biāo)板插座140394039GNDVCCSEL0SEL1GND21TCKTDOTMSnSTATDIVCCGNDPIO7PIO5PIO3PI

4、O1PIO9PIO25PIO23PIO21PIO19PIO17PIO15PIO13PIO11PIO10PIO2PIO4PIO6PIO8PIO12PIO14PIO16PIO18PIO20PIO22PIO24PIO01圖5.3 GW48實(shí)驗(yàn)開發(fā)系統(tǒng)功能結(jié)構(gòu)圖 擇器實(shí)驗(yàn)與接口方式選I/O接口信息交換通道信息顯示方式控制接口控制信息信息矢量通道信號(hào)源選擇控制矢量轉(zhuǎn)換接口信息示模塊輸出顯ispLSIispLSIBL7模塊BL5BL3BL2接口方式與接口信息矢量總控制模塊BL6模塊矢量轉(zhuǎn)換接口信息BL4塊源發(fā)生模實(shí)驗(yàn)信號(hào)BL1 表5.1 在線編程座各引腳與不同PLD公司器件編程下載接口說明表5.2 GW4

5、8-C系統(tǒng)上AD574/1674引腳端口與目標(biāo)器件引腳連接對(duì)照表圖5.4 實(shí)驗(yàn)電路信號(hào)資源符號(hào)圖 譯碼器(a)(b)HEX(c)單脈沖(d)(e)圖5.5 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.0 數(shù)碼8數(shù)碼7數(shù)碼6數(shù)碼5數(shù)碼4數(shù)碼3數(shù)碼2數(shù)碼1FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.0PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32PIO39-PIO36PIO43-PIO40PIO47-PIO44SPEAKER譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器D7D8D5D6D3D4D1D2PIO7鍵8D16PIO6鍵7D15PIO5鍵6D14

6、PIO4鍵5D13PIO3鍵4D12PIO2鍵3D11HEX鍵2HEX鍵1PIO7-PIO2PIO11-PIO8PIO15-PIO1287654321揚(yáng)聲器圖5.6 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.1FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.1PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28SPEAKER譯碼器譯碼器譯碼器譯碼器鍵8D16鍵7D15鍵6鍵5HEX鍵4HEX鍵3HEX鍵2HEX鍵187654321揚(yáng)聲器D8PIO38D7PIO37D6PIO36D5PIO35D4PIO34D3PIO33D2PIO32D1PIO39PIO39-PIO32PIO49PI

7、O48PIO15-PIO12PIO11-PIO8PIO7-PIO4PIO3-PIO0圖5.7 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.2FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.2PIO3-PIO0PIO7-PIO4PIO11-PIO8PIO15-PIO12PIO22-PIO16PIO30-PIO24PIO38-PIO32PIO46-PIO40譯碼器譯碼器譯碼器譯碼器鍵8鍵7鍵6鍵5鍵4鍵3鍵2鍵1PIO4887654321PIO46-PIO40接g, f, e, d, c, b, a直接與數(shù)碼管的7段相接PIO38-PIO32接g, f, e, d, c, b, aPIO30-PIO24接 g, f, e,

8、 d, c, b, aPIO22-PIO16接g, f, e, d, c, b, aD10D9PIO49J6VGA視頻接口67845101231314R76200R77200R78200PIO41PIO40PIO43PIO42PIO44圖5.8 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.3 FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.3PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32PIO39-PIO36PIO43-PIO40PIO47-PIO44SPEAKER譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器87654321揚(yáng)聲器鍵8鍵7鍵6鍵5鍵4鍵

9、3鍵2鍵1D8PIO14D7PIO13D6PIO12D5PIO11D4PIO10D3PIO9D2PIO8D1PIO15D16D15D14D13D12D11D10D9PIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7PIO15-PIO8圖5.9 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.4 FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.4PIO35-PIO32PIO39-PIO36PIO43-PIO40PIO47-PIO44譯碼器譯碼器譯碼器譯碼器鍵8D16鍵7D15鍵6鍵5鍵4HEX鍵3HEX鍵2HEX鍵187654321PIO8PIO9PIO11PIO15-PIO12PIO7-PIO4PIO3-PI

10、O0時(shí)鐘計(jì)數(shù)器單脈沖單脈沖D14串行輸出PIO10D8 D7 D6 D5 D4 D3 D2 D1LOADCLOCKCLEAR圖5.10 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.5 FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.5PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32PIO39-PIO36PIO43-PIO40PIO47-PIO44SPEAKER譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器87654321揚(yáng)聲器鍵8鍵7鍵6鍵5鍵4鍵3鍵2鍵1D8PIO14D7PIO13D6PIO12D5PIO11D4PIO10D3PIO9D2PIO8D1P

11、IO15D16D15D14D13D12D11D10D9PIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7PIO15-PIO8單脈沖單脈沖單脈沖圖5.11 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.6 D11D12D13FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.6PIO22-PIO16PIO30-PIO24PIO38-PIO32PIO46-PIO40SPEAKER鍵8D16鍵7D15鍵6鍵5鍵4鍵3HEX鍵2HEX鍵187654321揚(yáng)聲器PIO19PIO20PIO21PIO22PIO23PIO13-PIO8PIO46-PIO40接 g, f, e, d, c, b, a直接與數(shù)碼管的7段相接PIO

12、38-PIO32接g, f, e, d, c, b, aPIO30-PIO24接 g, f, e, d, c, b, aPIO22-PIO16接 g, f, e, d, c, b, aD8 D7 D6 D5 D4 D3 D2 D1D14PIO13 PIO12 PIO11 PIO10 PIO9PIO17PIO18PIO16PIO7-PIO4PIO3-PIO0PIO8圖5.12 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.7FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.7PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32PIO39-PIO36SPEAKER譯碼器

13、譯碼器譯碼器譯碼器譯碼器譯碼器87654321揚(yáng)聲器鍵8鍵7鍵6鍵5鍵4鍵3鍵2鍵1D8PIO46D7PIO45D6PIO44D5PIO43D4PIO42D3PIO41D2PIO40D1PIO47D16D15D14D13D12D11D9PIO0PIO2PIO3PIO4PIO5PIO6PIO7PIO47-PIO40單脈沖單脈沖單脈沖圖5.13 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.8 FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.8PIO39-PIO36PIO43-PIO40PIO47-PIO44SPEAKER譯碼器譯碼器譯碼器鍵8D16鍵7D15鍵6鍵5HEX鍵4HEX鍵3HEX鍵2HEX鍵187654321揚(yáng)

14、聲器PIO9PIO15-PIO12PIO7-PIO4PIO3-PIO0HEX單脈沖單脈沖串行輸入脈沖D14PIO11PIO8PIO10D7D8D5D6D3D4D1D2預(yù)置串行輸入數(shù)DCBADCBA圖5.14 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.9 FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.9PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28SPEAKER譯碼器譯碼器譯碼器譯碼器鍵8鍵7鍵6鍵5鍵4鍵3HEX鍵2HEX鍵187654321揚(yáng)聲器PIO38 PIO37 PIO36 PIO35 PIO34 PIO33 PIO32PIO39PIO39-PIO32D8D7D6D

15、5D4D3D2D1PIO14 PIO13 PIO12 PIO11 PIO10 PIO9PIO8PIO15D16D15D14D13D12D11D10D9PIO15-PIO8PIO7-PIO4PIO3-PIO0 圖5.15 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.5A 圖5.16 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.5B 圖5.17 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.5C 圖5.18 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.B FPGA/CPLD目標(biāo)芯片PIO8PIO14PIO13PIO12PIO11PIO10PIO9PIO8實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.B共陰共陰共陰共陰共陰共陰共陰共陰76543218PIO1PIO2PIO3PIO4PIO5PIO6PIO7圖5.19 計(jì)數(shù)

16、譯碼顯示電路 CLK計(jì)數(shù)譯碼器DOUT(6)DOUT(5)DOUT(4)DOUT(3)DOUT(2)DOUT(1)DOUT(0)gfedcbaadgfbecCLKn W H E N 0 1 0 1 = D O U T D O U T D O U T D O U T D O U T D O U T D O U T = 1111100；-顯示BnEND ARCHITECTURE ART；nDOUT(5) OUT 50nDOUT(6) OUT 51表5.5 JSYM.PPN的設(shè)計(jì)過程碼管5隨著計(jì)數(shù)的變化而顯示0F。圖5.4 實(shí)驗(yàn)電路信號(hào)資源符號(hào)圖 譯碼器(a)(b)HEX(c)單脈沖(d)(e)圖5

17、.5 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.0 數(shù)碼8數(shù)碼7數(shù)碼6數(shù)碼5數(shù)碼4數(shù)碼3數(shù)碼2數(shù)碼1FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.0PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32PIO39-PIO36PIO43-PIO40PIO47-PIO44SPEAKER譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器D7D8D5D6D3D4D1D2PIO7鍵8D16PIO6鍵7D15PIO5鍵6D14PIO4鍵5D13PIO3鍵4D12PIO2鍵3D11HEX鍵2HEX鍵1PIO7-PIO2PIO11-PIO8PIO15-PIO1287654321

18、揚(yáng)聲器圖5.12 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.7FPGA/CPLD目標(biāo)芯片實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.7PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32PIO39-PIO36SPEAKER譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器87654321揚(yáng)聲器鍵8鍵7鍵6鍵5鍵4鍵3鍵2鍵1D8PIO46D7PIO45D6PIO44D5PIO43D4PIO42D3PIO41D2PIO40D1PIO47D16D15D14D13D12D11D9PIO0PIO2PIO3PIO4PIO5PIO6PIO7PIO47-PIO40單脈沖單脈沖單脈沖圖5.14 實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.9 FPG

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔