圖形和VHDL混合輸入的電路設(shè)計(jì)

1、僅供個(gè)人參考不得用于商業(yè)用途圖形和 VHDL 混合輸入的電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、 學(xué)習(xí)在 QUARTUSII 軟件中模塊符號(hào)文件的生成與調(diào)用。2、 掌握模塊符號(hào)與模塊符號(hào)之間的連線(xiàn)規(guī)則與方法。3、 掌握從設(shè)計(jì)文件到模塊符號(hào)的創(chuàng)建過(guò)程。For pers onal use only in study and research; not for commercial use二、 實(shí)驗(yàn)原理在層次化的設(shè)計(jì)文件中，經(jīng)常需要將已經(jīng)設(shè)計(jì)好的工程文件生成一個(gè)模塊符 號(hào)文件作為自己的功能模塊符號(hào)在頂層調(diào)用，該符號(hào)就像圖形設(shè)計(jì)文件中的任何其它宏功能符號(hào)一樣可被高層設(shè)計(jì)重復(fù)調(diào)用。本實(shí)驗(yàn)的實(shí)驗(yàn)原理就是將前面設(shè)計(jì)的實(shí)驗(yàn)三

2、、 四、五通過(guò) QUARTUSII 軟件合并成一個(gè)設(shè)計(jì)文件。實(shí)現(xiàn)實(shí)驗(yàn)三、 四、五中的所有功能。三、 實(shí)驗(yàn)內(nèi)容本實(shí)驗(yàn)要求完成的任務(wù)與實(shí)驗(yàn)三、四、五的實(shí)驗(yàn)內(nèi)容基本一致。在實(shí)驗(yàn)中， 時(shí)鐘信號(hào)選取 10KHZ 做為數(shù)碼管的掃描時(shí)鐘，撥動(dòng)開(kāi)關(guān)輸入一個(gè)預(yù)置的十二位 數(shù)據(jù)，經(jīng)過(guò)數(shù)控分頻電路（實(shí)驗(yàn)五）分頻后得到一個(gè)較低的頻率做為加法計(jì)數(shù)器（實(shí)驗(yàn)三）的時(shí)鐘頻率進(jìn)行計(jì)數(shù)器的加法運(yùn)算。得到的值給數(shù)碼顯示譯碼電路（實(shí) 驗(yàn)四）在數(shù)碼管上顯示出來(lái)。實(shí)驗(yàn)箱中的數(shù)字時(shí)鐘模塊、撥動(dòng)開(kāi)關(guān)、按鍵開(kāi)關(guān)、 數(shù)碼管、LED 與 FPGA 的接口電路，以及撥動(dòng)開(kāi)關(guān)、按鍵開(kāi)關(guān)、數(shù)碼管、LED 與 FPGA 的管腳連接在實(shí)驗(yàn)三、四、五中都做了

3、詳細(xì)說(shuō)明，這里不在贅述。四、 實(shí)驗(yàn)步驟1、 打開(kāi) QUARTUSII 軟件，新建一個(gè)工程。2、 將以前編寫(xiě)的實(shí)驗(yàn)三、四、五的源程序代碼復(fù)制到當(dāng)前工作目錄下保存起來(lái)。3、 選擇 FileOpen 命令，如圖 6-1 所示，打開(kāi)復(fù)制到當(dāng)前工作目錄下和其中 源程序代碼：四分頻：library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entityfpin4 is port(clk: in std_logic;fp4 : out std_logic); end;architecture a of fpin4

4、issignal zq: std_logic_vector(1 downto 0); begin僅供個(gè)人參考不得用于商業(yè)用途process(clk) beginif clkevent and clk=1 then zq=zq+1;if zq=11 then fp4=1; else fp4=0; end if;end if;end process;end; 八分頻： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;entity fpin8 is port(clk: in std_logic;fp

5、8 : out std_logic); end;architecture a of fpin8 issignal zq: std_logic_vector(2 downto 0); beginprocess(clk) beginif clkevent and clk=1 then zq=zq+1;if zq=111 then fp8=1;else fp8=0;end if;end if;end process;end; 數(shù)碼管顯示： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;entity

6、 mux41 is port(q0,q1,q2,q3: in std_logic;s:in std_logic_vector (1 downto 0); y : out std_logic);end; architecture a of mux41 isbegin process (q0,q1,q2,q3,s) beginif s=00 then y=q3;elsif s=01 then y=q2;elsif s=10 then y=q1; else y=q0;end if;end process;end; 點(diǎn)亮數(shù)碼管的八個(gè)二極管。 library ieee; use ieee.std_log

7、ic_1164.all; useieee.std_logic_unsigned.all; entity cnt8 is port(clk: in std_logic;q : out std_logic_vector(7 downto 0); s:out std_logic);end ; architecture a of cnt8 issignal zq: std_logic_vector(2 downto 0); beginprocess(clk)beginif clkevent and clk=1 thenif zq=111 then zq=000;s=1; else zq=zq+1;s

8、q q q q q q q qnull;end case;end if;end process;end;控制位選信號(hào)：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cnt4 isport(clk: in std_logic;q : out std_logic_vector(1 downto 0);end ;architecture a of cnt4 issignal zq : std_logic_vector(1 downto 0);beginprocess(clk)begini

9、f clkevent and clk=1 thenif zq=11 then zq=00;else zq=zq+1;end if;end if;end process;q=zq;end;4、設(shè)計(jì)圖形文件。僅供個(gè)人參考不得用于商業(yè)用途-阿町卩ZSi|iTo|FWJ15F1NJ11HNJ8F1NJ15FIN邛FWF11FINV6HNJ13F1NF1JFIN站F1NJ;ANASF1N_G8PiTYninirFIN-弔pi?mTjr HjrFINE9rinj.；二m -FIN53elk1出那1唄|daip0(5)引腳分配4 Crclaru IT： EF235F4a4CB國(guó)-”務(wù)EDA31M腳dII 3

10、砂他CMJPS=丁KHsmed: |Q耳iiT e：a-dw色FiE：評(píng)|閔加1_1毗：|Nodule| Trortss % Full LonpiL&tioiiDEO %Analysis & Sjmjihess3IDO ftFiner1(X1 %Ataenblerioo %Ti“佃電iW筑EDA HbUist WriterICO %Nwwed- 時(shí)1 XlV |F1M F0Fhi：Fiis:dljJrjoda roameDlrKtlonLcKabonUOter*.1elkInpdtP1NJ.Z_BZJN2oodtCkZpdtPN_E93BJNL3dallIfipdtPIN_A1

11、84B4JNI斗daaIOP3N_H7|3B3JN耳diSa9Ihpd!PJN_A174B4JN爲(wèi)呂4:占BIftputPJN_Ft+4出JN7dota7InpiJ;PJN_F134B4JNd知囿InpqjtPN_A164B4JH卒d5r-p *PJN_Ftl3B3JHI10ddti4IhpdtPJN_A15斗申UN11d如npljtHhLSlSHjH12da2InpiPN F9匸B3JH13datal4開(kāi)JM14d知0Lp.tP1MJ154申LNi15陰罔OutputPlNjq2豔 林16陰JJoutputP1N.G3BZ.M17d0QdtputP1N G5zBZ_Nl16ledag6dtp

12、 LitP3NJ4廠(chǎng)EZJN19ledag5QdtputMNJifiZB?JN20ledag4OutpiZPJN_H5kBZJNF21led旳3OutpdLPJN_mzBZjNF22曲劉2OutputPJN_H3zBZJN23cxApUrPJN_G7B3JN24led的0o.巾|上PJN_KJHT25retiFtpPN F8|Errt26new node1 門(mén)飛速土?xí)僫S土!(6)功能仿真僅供個(gè)人參考不得用于商業(yè)用途五、實(shí)驗(yàn)現(xiàn)象與結(jié)果以設(shè)計(jì)的參考示例為例，當(dāng)設(shè)計(jì)文件加載到目標(biāo)器件后，將數(shù)字信號(hào)源模塊 的時(shí)鐘選擇為 10KHZ,撥動(dòng)八位撥動(dòng)開(kāi)關(guān)，使其為一個(gè)數(shù)值，則八位數(shù)碼管按一 定的速率開(kāi)始顯示

13、“ 0-F ” ，當(dāng)數(shù)碼管顯示 A-F 時(shí) LED 燈 LED1 開(kāi)始被點(diǎn)亮， 顯示其它數(shù)值時(shí)熄滅。按 S1 鍵顯示的數(shù)值又從 六、實(shí)驗(yàn)小結(jié)通過(guò)本次試驗(yàn)，學(xué)習(xí)在 QUARTUSII 軟件中模塊符號(hào)文件的生成與調(diào)用，掌 握模塊符號(hào)與模塊符號(hào)之間的連線(xiàn)規(guī)則與方法，掌握從設(shè)計(jì)文件到模塊符號(hào)的創(chuàng) 建過(guò)程。雖然試驗(yàn)中遇到了一些小困難，最終都順利解決，按時(shí)完成實(shí)驗(yàn)僅供個(gè)人用于學(xué)習(xí)、研究；不得用于商業(yè)用途For personal use only in study and research; not for commercial use.Nur fur den pers?nlichen fur Studie

14、n, Forschung, zu kommerzei Zwecken verwendet werden. 5fri4alorTofll|卿3.vhdS EDAS.bdlt AaikOL胡曰kw1*5昭號(hào)r d*.LADB)1*7-dit-ltB)r 4a.t5JHLO訪(fǎng)丨“血C3J-data. )UtuCil-dst1Mier Tme BrEM注 I| 遠(yuǎn)WflVEEnrmlYW4氾r籃Jri_r_L_r_L_r_L_r_L_r-L_r-L_r-L_r_L_r-L_r_L_r-L_rnrM儷（JIBST: JWT頑師旳頑預(yù)HYTT7 - ili炯師YTTT師YJG環(huán)拠血冋耐T母JT痂頤站rLnLi M i i - - i i -i ； i ii i i ；r-LJ-Lr1rL1 ii iiLJL_T_OL_r_o _i i_r i_r i_r:f(imrT、】T m Y対n xt!jy c，Y hi Y tol * di Y崗Y 1 t4 Y(?Y & XrlIrtarvaftStart:19.375 r#363.2 ns349.83 ns27D.0n$120,p匹?4o a in?6D P 71