第三章_失效機(jī)制

1、Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 本章主要內(nèi)容電過(guò)應(yīng)力電過(guò)應(yīng)力玷污玷污表面效應(yīng)表面效應(yīng)寄生效應(yīng)寄生效應(yīng)Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 集成電路版圖會(huì)造成多集成電路版圖會(huì)造成多種類型失效，所以設(shè)計(jì)者必種類型失效，所以設(shè)計(jì)者必須了解潛在的薄弱環(huán)節(jié)，在須了解潛在的薄弱環(huán)節(jié)，在集成電路中加入保護(hù)措施以集成電路中加入保護(hù)措施以防止失效。防止失效。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力電遷移電遷移靜電泄放靜電泄放天線效應(yīng)天線效應(yīng)介質(zhì)擊

2、穿介質(zhì)擊穿過(guò)電應(yīng)力Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力ESD 靜電泄放（簡(jiǎn)稱靜電泄放（簡(jiǎn)稱ESD， electrostatic discharge ）是由靜電引起的一種電過(guò)應(yīng)力形）是由靜電引起的一種電過(guò)應(yīng)力形式，在版圖設(shè)計(jì)時(shí)，一般對(duì)易損的焊盤增加特式，在版圖設(shè)計(jì)時(shí)，一般對(duì)易損的焊盤增加特殊的保護(hù)結(jié)構(gòu)來(lái)使殊的保護(hù)結(jié)構(gòu)來(lái)使ESD失效降至最低。失效降至最低。 ESD是芯片制造和使用過(guò)程中最易造成芯是芯片制造和使用過(guò)程中最易造成芯片損壞的因素之一。片損壞的因素之一。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系

3、統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力ESD美國(guó)國(guó)家半導(dǎo)體公司統(tǒng)計(jì)的客戶定制的芯片設(shè)計(jì)失敗的原因美國(guó)國(guó)家半導(dǎo)體公司統(tǒng)計(jì)的客戶定制的芯片設(shè)計(jì)失敗的原因Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力ESDESD產(chǎn)生的主要途徑產(chǎn)生的主要途徑人體接觸：帶靜電的人手觸摸芯片人體接觸：帶靜電的人手觸摸芯片機(jī)器接觸：制造過(guò)程中，與機(jī)器接觸機(jī)器接觸：制造過(guò)程中，與機(jī)器接觸自產(chǎn)生電荷：已封裝芯片在組合或運(yùn)輸過(guò)自產(chǎn)生電荷：已封裝芯片在組合或運(yùn)輸過(guò)程中產(chǎn)生電荷程中產(chǎn)生電荷Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力ESD 人體

4、在某種環(huán)境中可以存放人體在某種環(huán)境中可以存放1.5KV2KV的靜電壓，這樣的靜電壓，這樣高的電壓可產(chǎn)生高的電壓可產(chǎn)生1.3A的峰值電流，如果施以未保護(hù)的芯片的的峰值電流，如果施以未保護(hù)的芯片的PAD上，將有可能擊穿上，將有可能擊穿MOSFET的源漏通道或多晶硅柵。的源漏通道或多晶硅柵。 常規(guī)常規(guī)IC一般要求可以承受一般要求可以承受2KV的靜態(tài)電壓，某些特殊的靜態(tài)電壓，某些特殊IC要求承受要求承受20KV HBM的靜電電壓。的靜電電壓。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力ESD電壓引起的破壞電壓引起的破壞介質(zhì)擊穿：擊穿典型介質(zhì)擊穿：擊

5、穿典型MOSFET的柵介質(zhì)，導(dǎo)致柵的柵介質(zhì)，導(dǎo)致柵和襯底短路。和襯底短路。結(jié)擊穿：如果管腳連接著擴(kuò)散區(qū)，那么在柵氧化結(jié)擊穿：如果管腳連接著擴(kuò)散區(qū)，那么在柵氧化層擊穿之前還可能發(fā)生雪崩擊穿層擊穿之前還可能發(fā)生雪崩擊穿Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力ESD電流引起的破壞：電流引起的破壞：薄膜層發(fā)生破裂薄膜層發(fā)生破裂極大的電流密度可使金屬連線移動(dòng)并穿過(guò)接觸，使極大的電流密度可使金屬連線移動(dòng)并穿過(guò)接觸，使PN結(jié)結(jié)短路短路Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力ESD 在集成電路版

6、圖設(shè)計(jì)中，所有的易損管腳必須有與在集成電路版圖設(shè)計(jì)中，所有的易損管腳必須有與PAD連接的連接的ESD保護(hù)結(jié)構(gòu)。保護(hù)結(jié)構(gòu)。只與只與MOS的柵或淀積電容電極連接的管腳極易受的柵或淀積電容電極連接的管腳極易受ESD損壞，所以在芯片的損壞，所以在芯片的I/O PAD需特別注意需特別注意ESD保護(hù)保護(hù)連接到相對(duì)小擴(kuò)散區(qū)的關(guān)鍵也容易出現(xiàn)連接到相對(duì)小擴(kuò)散區(qū)的關(guān)鍵也容易出現(xiàn)ESD誘發(fā)的結(jié)誘發(fā)的結(jié)損害，版圖設(shè)計(jì)者一般會(huì)給這些管腳都增加損害，版圖設(shè)計(jì)者一般會(huì)給這些管腳都增加ESD保護(hù)器保護(hù)器件。件。一些特殊的管腳可以抗一些特殊的管腳可以抗ESD，因此可以不加防護(hù)。典，因此可以不加防護(hù)。典型的功率管的管腳會(huì)與大的擴(kuò)

7、散區(qū)連接，這類管腳可以型的功率管的管腳會(huì)與大的擴(kuò)散區(qū)連接，這類管腳可以不加不加ESD保護(hù)電路。保護(hù)電路。（注：具體（注：具體PAD的的ESD電路會(huì)在以后專門的章節(jié)里面介紹）電路會(huì)在以后專門的章節(jié)里面介紹）Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力電遷移電遷移 集成電路中電遷移是由極高的電流密度引起的緩慢集成電路中電遷移是由極高的電流密度引起的緩慢的損耗現(xiàn)象，移動(dòng)的載流子對(duì)靜止的金屬原子的影響引的損耗現(xiàn)象，移動(dòng)的載流子對(duì)靜止的金屬原子的影響引起了金屬的逐漸移位。鋁的電流密度接近起了金屬的逐漸移位。鋁的電流密度接近5X105A/cm2時(shí)，電遷

8、移現(xiàn)象變得很明顯。由于金屬層厚度很薄，所時(shí)，電遷移現(xiàn)象變得很明顯。由于金屬層厚度很薄，所以在亞微米工藝中最小線寬的金屬在幾毫安的電流下就以在亞微米工藝中最小線寬的金屬在幾毫安的電流下就會(huì)出現(xiàn)電遷移。會(huì)出現(xiàn)電遷移。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力電遷移電遷移 電遷移引起金屬原子逐漸移出，形成空隙，這使得電遷移引起金屬原子逐漸移出，形成空隙，這使得連線的有效橫截面積減小引起連線剩余部分的電流密度連線的有效橫截面積減小引起連線剩余部分的電流密度增大，電遷移現(xiàn)象更加明顯并逐漸結(jié)合，最終切斷連線，增大，電遷移現(xiàn)象更加明顯并逐漸結(jié)合，最終切

9、斷連線，導(dǎo)致斷路。導(dǎo)致斷路。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力電遷移電遷移 防止電遷移的主要方法是改善工藝?，F(xiàn)代工藝中通常是防止電遷移的主要方法是改善工藝。現(xiàn)代工藝中通常是在鋁中摻入銅來(lái)增強(qiáng)抗電遷移能力。在深亞微米工藝中，逐漸在鋁中摻入銅來(lái)增強(qiáng)抗電遷移能力。在深亞微米工藝中，逐漸使用純銅來(lái)增加抗電遷移能力。使用純銅來(lái)增加抗電遷移能力。 工藝技術(shù)可以減小電遷移，但是仍然存在不能超越的最工藝技術(shù)可以減小電遷移，但是仍然存在不能超越的最大電流密度，因此每個(gè)工藝的設(shè)計(jì)規(guī)則都定義了單位寬度的最大電流密度，因此每個(gè)工藝的設(shè)計(jì)規(guī)則都定義了單位寬

10、度的最大允許的電流。對(duì)于不通過(guò)氧化層臺(tái)階的連線。典型值為大允許的電流。對(duì)于不通過(guò)氧化層臺(tái)階的連線。典型值為2mA/um，通過(guò)氧化層臺(tái)階的連線，可承受的電流密度變差。，通過(guò)氧化層臺(tái)階的連線，可承受的電流密度變差。比較保險(xiǎn)的做法是按比較保險(xiǎn)的做法是按1mA/um的電流密度來(lái)布線。注意這只是的電流密度來(lái)布線。注意這只是典型值，不代所有給定的工藝。例如使用的典型值，不代所有給定的工藝。例如使用的CSMC 0.5um的的工藝電流密度工藝電流密度1.5mA/um，保險(xiǎn)的做法可能是按照，保險(xiǎn)的做法可能是按照0.75mA/um的密度來(lái)進(jìn)行布線。的密度來(lái)進(jìn)行布線。Copyright by Huang Weiwe

11、i華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力介質(zhì)擊穿介質(zhì)擊穿 現(xiàn)代現(xiàn)代CMOS工藝和工藝和BiCMOS工藝使用超薄的介質(zhì)層，典工藝使用超薄的介質(zhì)層，典型型5V CMOS工藝晶體管柵氧化層厚度只有工藝晶體管柵氧化層厚度只有20nm厚，厚，1.8V(0.18um)的柵氧化層厚度的柵氧化層厚度9nm.所以如此薄的介質(zhì)層極所以如此薄的介質(zhì)層極易受電過(guò)應(yīng)力的損壞。易受電過(guò)應(yīng)力的損壞。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力天線效應(yīng)天線效應(yīng)Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力天線效

12、應(yīng)天線效應(yīng) 干法刻蝕需要使用很強(qiáng)的電場(chǎng)驅(qū)動(dòng)離子源，在干法刻蝕需要使用很強(qiáng)的電場(chǎng)驅(qū)動(dòng)離子源，在蝕刻蝕刻gate poly和氧化層邊的時(shí)候，電荷可能積累在和氧化層邊的時(shí)候，電荷可能積累在gatepoly上，并產(chǎn)生電壓足以使電流穿過(guò)上，并產(chǎn)生電壓足以使電流穿過(guò)gate的氧的氧化層，雖然這種狀況通常不會(huì)破壞化層，雖然這種狀況通常不會(huì)破壞gate氧化層，但氧化層，但會(huì)降低其絕緣程度。這種降低程度于會(huì)降低其絕緣程度。這種降低程度于gate氧化層面氧化層面積內(nèi)通過(guò)的電荷數(shù)成正比。每一積內(nèi)通過(guò)的電荷數(shù)成正比。每一poly區(qū)積累的正電區(qū)積累的正電荷與它的面積成正比，如果一塊很小的荷與它的面積成正比，如果一塊很小

13、的gate氧化層氧化層連接到一塊很大的連接到一塊很大的poly圖形時(shí)，就可能造成超出比圖形時(shí)，就可能造成超出比例的破壞，因?yàn)榇髩K的例的破壞，因?yàn)榇髩K的poly區(qū)就像一個(gè)天線一樣收區(qū)就像一個(gè)天線一樣收集電荷，所以這種效應(yīng)稱為天線效應(yīng)。集電荷，所以這種效應(yīng)稱為天線效應(yīng)。 天線效應(yīng)也會(huì)發(fā)生在天線效應(yīng)也會(huì)發(fā)生在source/drain的離子植入時(shí)。的離子植入時(shí)。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力天線效應(yīng)天線效應(yīng) 天線效應(yīng)與天線效應(yīng)與poly和和gate氧化層的面積之比成正比（對(duì)于氧化層的面積之比成正比（對(duì)于pmos和和nmos,要分開計(jì)算

14、要分開計(jì)算gate氧化層的面積，因?yàn)樗鼈兊膿粞趸瘜拥拿娣e，因?yàn)樗鼈兊膿舸╇妷翰煌?。?dāng)這個(gè)比值達(dá)到數(shù)百倍時(shí)，就可能破壞氧化層。穿電壓不同）。當(dāng)這個(gè)比值達(dá)到數(shù)百倍時(shí)，就可能破壞氧化層。大多數(shù)的大多數(shù)的layout中都可能有少數(shù)這樣大比值的中都可能有少數(shù)這樣大比值的poly圖形。圖形。Poly1M1Poly1M1M1M2M2 當(dāng)當(dāng)Poly1的長(zhǎng)度足夠長(zhǎng)時(shí)會(huì)造成的長(zhǎng)度足夠長(zhǎng)時(shí)會(huì)造成poly1和和Gate氧化層氧化層面積之比太大，從而可能破壞面積之比太大，從而可能破壞Gate氧化層氧化層 消除天線效應(yīng)方法主要是設(shè)法降低消除天線效應(yīng)方法主要是設(shè)法降低Gateway的的Poly1面積。如圖所示，增加一個(gè)跳

15、線，減小了連接至面積。如圖所示，增加一個(gè)跳線，減小了連接至Gate的的Poly1與與Gate氧化層的面積之比。氧化層的面積之比。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 電過(guò)應(yīng)力天線效應(yīng)天線效應(yīng) 天線效應(yīng)產(chǎn)出的靜電破壞也會(huì)發(fā)生天線效應(yīng)產(chǎn)出的靜電破壞也會(huì)發(fā)生在在M1刻蝕時(shí)，如果刻蝕時(shí)，如果M1接到擴(kuò)散區(qū)時(shí)，接到擴(kuò)散區(qū)時(shí)，極少會(huì)產(chǎn)生靜電破壞，因?yàn)閿U(kuò)散區(qū)可以極少會(huì)產(chǎn)生靜電破壞，因?yàn)閿U(kuò)散區(qū)可以卸掉靜電，所以卸掉靜電，所以TOP Metal一般不用考一般不用考慮天線效應(yīng)的問(wèn)題（基本每條慮天線效應(yīng)的問(wèn)題（基本每條Top Metal都會(huì)接到擴(kuò)散區(qū)上）。對(duì)于沒有

16、接到擴(kuò)都會(huì)接到擴(kuò)散區(qū)上）。對(duì)于沒有接到擴(kuò)散區(qū)的下層金屬（如散區(qū)的下層金屬（如M1）當(dāng)其接至）當(dāng)其接至Gate時(shí)如果面積過(guò)大，就極易產(chǎn)生天線時(shí)如果面積過(guò)大，就極易產(chǎn)生天線效應(yīng)。解決方法：效應(yīng)。解決方法：1.在下層金屬上加一個(gè)在下層金屬上加一個(gè)Top Metal的跳線的跳線.2.如果無(wú)法加跳線，則可以連接一個(gè)最如果無(wú)法加跳線，則可以連接一個(gè)最小的小的N+/P-epi或或P+/Nwell的二極管。的二極管。(注意：增加二極管（泄漏器）時(shí)應(yīng)告訴電路設(shè)計(jì)者，確保不會(huì)對(duì)電路造成影響注意：增加二極管（泄漏器）時(shí)應(yīng)告訴電路設(shè)計(jì)者，確保不會(huì)對(duì)電路造成影響)Copyright by Huang Weiwei華僑大

17、學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室電過(guò)應(yīng)力電過(guò)應(yīng)力玷污玷污表面效應(yīng)表面效應(yīng)寄生效應(yīng)寄生效應(yīng)Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 玷污可動(dòng)離子玷污可動(dòng)離子玷污干法腐蝕干法腐蝕玷污Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 玷污干法腐蝕干法腐蝕 潮濕環(huán)境中，暴露的金屬灰被腐蝕，只需潮濕環(huán)境中，暴露的金屬灰被腐蝕，只需要微量的水就可以進(jìn)行這樣的腐蝕。要微量的水就可以進(jìn)行這樣的腐蝕。 雖然現(xiàn)代的塑料封裝防水能力較強(qiáng)，但是雖然現(xiàn)代的塑料封裝防水能力較強(qiáng)，但是只要時(shí)間足夠，濕氣最終仍然可以滲透任何塑只要時(shí)間足夠

18、，濕氣最終仍然可以滲透任何塑料封裝。料封裝。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 玷污干法腐蝕干法腐蝕Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 玷污干法腐蝕干法腐蝕 現(xiàn)代集成電路都覆蓋有鈍化層來(lái)做保護(hù)層，但是現(xiàn)代集成電路都覆蓋有鈍化層來(lái)做保護(hù)層，但是該保護(hù)層必須開孔使焊線連接到芯片上。該保護(hù)層必須開孔使焊線連接到芯片上。 熔絲校正方案也需要在保護(hù)層上開孔，熔絲校正方案也需要在保護(hù)層上開孔， 測(cè)試焊盤也需要在鈍化層上開孔。測(cè)試焊盤也需要在鈍化層上開孔。 這些開孔為污染物到達(dá)芯片提供了潛在的通路。這

19、些開孔為污染物到達(dá)芯片提供了潛在的通路。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 玷污干法腐蝕干法腐蝕 設(shè)計(jì)者應(yīng)盡量減少在鈍化層上的開孔的數(shù)目和大小。設(shè)計(jì)者應(yīng)盡量減少在鈍化層上的開孔的數(shù)目和大小。 成品芯片不應(yīng)包括并非制造芯片所需的任何開孔。如果成品芯片不應(yīng)包括并非制造芯片所需的任何開孔。如果設(shè)計(jì)者需要增加額外的測(cè)試焊盤用來(lái)評(píng)測(cè)最終產(chǎn)品的性能，設(shè)計(jì)者需要增加額外的測(cè)試焊盤用來(lái)評(píng)測(cè)最終產(chǎn)品的性能，則需要增加特殊的測(cè)試掩膜。當(dāng)產(chǎn)品正式投產(chǎn)時(shí)，應(yīng)采用成則需要增加特殊的測(cè)試掩膜。當(dāng)產(chǎn)品正式投產(chǎn)時(shí)，應(yīng)采用成品掩膜替換測(cè)試掩膜，以密封鈍化層下的測(cè)試焊盤。品掩

20、膜替換測(cè)試掩膜，以密封鈍化層下的測(cè)試焊盤。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 玷污可動(dòng)離子玷污可動(dòng)離子玷污 堿金屬在室溫下可以在二氧化硅中自由移動(dòng)。而正常堿金屬在室溫下可以在二氧化硅中自由移動(dòng)。而正常工作溫度下大多數(shù)被束縛在氧化物的污染物是無(wú)法移動(dòng)的。工作溫度下大多數(shù)被束縛在氧化物的污染物是無(wú)法移動(dòng)的。所以在柵偏壓下工作一段時(shí)間的同樣的柵介質(zhì)，帶正電的所以在柵偏壓下工作一段時(shí)間的同樣的柵介質(zhì)，帶正電的柵極驅(qū)使可動(dòng)的鈉離子向下移動(dòng)到氧化物柵極驅(qū)使可動(dòng)的鈉離子向下移動(dòng)到氧化物-硅介面。而陰硅介面。而陰離子是不可移動(dòng)的，所以鈉離子的重新分布導(dǎo)致了

21、氧化層離子是不可移動(dòng)的，所以鈉離子的重新分布導(dǎo)致了氧化層內(nèi)電荷的凈分離。而電荷的重新分布導(dǎo)致了閾值電壓的漂內(nèi)電荷的凈分離。而電荷的重新分布導(dǎo)致了閾值電壓的漂移。移。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 玷污可動(dòng)離子玷污可動(dòng)離子玷污 在鈍化層開孔都會(huì)是可動(dòng)離子進(jìn)入芯片的潛在通在鈍化層開孔都會(huì)是可動(dòng)離子進(jìn)入芯片的潛在通路。金屬連線通常會(huì)密封焊盤窗口，但是探針留下的路。金屬連線通常會(huì)密封焊盤窗口，但是探針留下的疤痕可能會(huì)穿透金屬層，所以使用最少的探針焊盤，疤痕可能會(huì)穿透金屬層，所以使用最少的探針焊盤，并且注意不要靠近敏感的模擬電路。并且注意不要靠近

22、敏感的模擬電路。 熔絲開孔同樣也是易損的裝置，應(yīng)盡量避免在敏熔絲開孔同樣也是易損的裝置，應(yīng)盡量避免在敏感模擬電路出現(xiàn)。感模擬電路出現(xiàn)。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室 玷污可動(dòng)離子玷污可動(dòng)離子玷污 在版圖設(shè)計(jì)中，芯片的必須用劃片槽（在版圖設(shè)計(jì)中，芯片的必須用劃片槽（scribe lines）圍繞，減緩污染物的橫向滲入劃片線附近暴）圍繞，減緩污染物的橫向滲入劃片線附近暴露的氧化層。露的氧化層。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)熱載流子注入熱載流子注入寄生溝道和電荷分散寄生溝道和電

23、荷分散齊納蠕變齊納蠕變Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)熱載流子注入熱載流子注入 當(dāng)當(dāng)MOSFET工作在飽和區(qū)時(shí)，溝道發(fā)生夾斷，結(jié)果在工作在飽和區(qū)時(shí)，溝道發(fā)生夾斷，結(jié)果在夾斷區(qū)出現(xiàn)了強(qiáng)橫的電場(chǎng)。隨著電壓的升高，夾斷區(qū)會(huì)增加，夾斷區(qū)出現(xiàn)了強(qiáng)橫的電場(chǎng)。隨著電壓的升高，夾斷區(qū)會(huì)增加，但是該效應(yīng)不足補(bǔ)償增大的漏源電壓，因此使得電場(chǎng)強(qiáng)度增但是該效應(yīng)不足補(bǔ)償增大的漏源電壓，因此使得電場(chǎng)強(qiáng)度增大，電場(chǎng)使穿越夾斷區(qū)的載流子加速，產(chǎn)生可能注入到氧化大，電場(chǎng)使穿越夾斷區(qū)的載流子加速，產(chǎn)生可能注入到氧化層的載流子，這些熱電子在空間電荷區(qū)加速后會(huì)與晶格原子

24、層的載流子，這些熱電子在空間電荷區(qū)加速后會(huì)與晶格原子發(fā)生碰撞，散射電子部分向上運(yùn)動(dòng)，產(chǎn)生微弱的柵電流。散發(fā)生碰撞，散射電子部分向上運(yùn)動(dòng)，產(chǎn)生微弱的柵電流。散射空穴會(huì)沿反向運(yùn)動(dòng)，從襯底部分流出。射空穴會(huì)沿反向運(yùn)動(dòng)，從襯底部分流出。 熱載流子注入引起了氧化層對(duì)于的電荷的積累，所以該熱載流子注入引起了氧化層對(duì)于的電荷的積累，所以該效應(yīng)導(dǎo)致了效應(yīng)導(dǎo)致了MOS管閾值電壓的漂移。管閾值電壓的漂移。NMOS的閾值電壓增的閾值電壓增加，加，PMOS的閾值電壓減少。的閾值電壓減少。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)熱載流子注入熱載流子注入注入柵氧化層

25、的熱電子注入柵氧化層的熱電子使閾值電壓發(fā)生偏移使閾值電壓發(fā)生偏移碰撞電離產(chǎn)生的空穴流出碰撞電離產(chǎn)生的空穴流出溝道并進(jìn)入襯底溝道并進(jìn)入襯底夾斷區(qū)的強(qiáng)電場(chǎng)產(chǎn)生熱電子夾斷區(qū)的強(qiáng)電場(chǎng)產(chǎn)生熱電子夾斷區(qū)熱電子夾斷區(qū)熱電子Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)熱載流子注入熱載流子注入 在設(shè)計(jì)中可以通過(guò)重新設(shè)計(jì)器件、選擇器件工作在設(shè)計(jì)中可以通過(guò)重新設(shè)計(jì)器件、選擇器件工作條件或改變器件尺寸都可以有效減少閾值電壓漂移條件或改變器件尺寸都可以有效減少閾值電壓漂移1.加寬夾斷區(qū)可以減少電場(chǎng)強(qiáng)度，加寬夾斷區(qū)可以減少電場(chǎng)強(qiáng)度， 加寬夾斷區(qū)的方法主要是減少漏極附近的

26、摻雜加寬夾斷區(qū)的方法主要是減少漏極附近的摻雜濃度，目前高壓器件一般使用這種方法。濃度，目前高壓器件一般使用這種方法。 減少漏極附近的摻雜濃度也可以減小峰值電場(chǎng)減少漏極附近的摻雜濃度也可以減小峰值電場(chǎng)強(qiáng)度，現(xiàn)代工藝使用的強(qiáng)度，現(xiàn)代工藝使用的LDD結(jié)構(gòu)就采用這種方法。結(jié)構(gòu)就采用這種方法。2.適當(dāng)選取工作條件減小熱載流子注入。適當(dāng)選取工作條件減小熱載流子注入。3.使用長(zhǎng)溝道器件可以減少熱載流子的影響。使用長(zhǎng)溝道器件可以減少熱載流子的影響。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)齊納蠕變齊納蠕變 熱載流子的注入不僅會(huì)影響熱載流子的注入不僅會(huì)影響M

27、OS管的性能，還會(huì)管的性能，還會(huì)對(duì)齊納二極管和雙極管產(chǎn)生影響。對(duì)齊納二極管和雙極管產(chǎn)生影響。 雪崩會(huì)產(chǎn)生大量的熱載流子，產(chǎn)生的部分載流子雪崩會(huì)產(chǎn)生大量的熱載流子，產(chǎn)生的部分載流子注入到上層氧化物中，產(chǎn)生氧化層固定電荷，這種現(xiàn)注入到上層氧化物中，產(chǎn)生氧化層固定電荷，這種現(xiàn)象將使靜電感應(yīng)表面耗盡區(qū)逐漸變寬，雪崩擊穿電壓象將使靜電感應(yīng)表面耗盡區(qū)逐漸變寬，雪崩擊穿電壓逐漸增加，該現(xiàn)象稱為齊納蠕變。逐漸增加，該現(xiàn)象稱為齊納蠕變。窄耗盡區(qū)使局部場(chǎng)強(qiáng)窄耗盡區(qū)使局部場(chǎng)強(qiáng)增大，產(chǎn)生熱空穴增大，產(chǎn)生熱空穴熱載流子注熱載流子注入氧化層入氧化層氧化層固氧化層固定電荷定電荷耗盡層加寬，擊穿移到耗盡層加寬，擊穿移到表面以

28、下，蠕變停止表面以下，蠕變停止開始蠕變開始蠕變長(zhǎng)時(shí)間工作后長(zhǎng)時(shí)間工作后Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和電荷分散 穿越輕摻雜的穿越輕摻雜的N型型區(qū)的連線可以形成區(qū)的連線可以形成PMOS的寄生溝道，金的寄生溝道，金屬連線成為寄生器件的屬連線成為寄生器件的柵極，柵極，N型隔離島形成型隔離島形成襯底，基區(qū)構(gòu)成寄生器襯底，基區(qū)構(gòu)成寄生器件的源端，隔離區(qū)形成件的源端，隔離區(qū)形成漏區(qū)，只要柵和源端的漏區(qū)，只要柵和源端的電壓差超過(guò)寄生器件的電壓差超過(guò)寄生器件的閾值電壓時(shí)，就會(huì)形成閾值電壓時(shí)，就會(huì)形成導(dǎo)電溝道。導(dǎo)電溝道。

29、PN-epiPCopyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和電荷分散 穿越輕摻雜穿越輕摻雜P型區(qū)的連型區(qū)的連線下可以形成線下可以形成NMOS的寄的寄生溝道，連線作為柵極，生溝道，連線作為柵極，外延層作為襯底，相鄰的外延層作為襯底，相鄰的阱作為源區(qū)和漏區(qū)。阱作為源區(qū)和漏區(qū)。當(dāng)柵當(dāng)柵極的電位比源區(qū)的電位高極的電位比源區(qū)的電位高出出NMOS的厚氧閾值時(shí)就的厚氧閾值時(shí)就會(huì)形成溝道。會(huì)形成溝道。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和電荷分散偏

30、壓長(zhǎng)時(shí)間工作前偏壓長(zhǎng)時(shí)間工作前偏壓長(zhǎng)時(shí)間工作后偏壓長(zhǎng)時(shí)間工作后 不僅導(dǎo)體下可以產(chǎn)生寄生溝道，當(dāng)有合適的源區(qū)和不僅導(dǎo)體下可以產(chǎn)生寄生溝道，當(dāng)有合適的源區(qū)和漏區(qū)時(shí)，即使沒有導(dǎo)體作為柵極，溝道也能形成。這種溝漏區(qū)時(shí)，即使沒有導(dǎo)體作為柵極，溝道也能形成。這種溝道形成的潛在機(jī)制稱為電荷分散。產(chǎn)生機(jī)制主要是絕緣層道形成的潛在機(jī)制稱為電荷分散。產(chǎn)生機(jī)制主要是絕緣層中存在的電子趨向隔離島遷移，積累了誘發(fā)產(chǎn)生溝道所需中存在的電子趨向隔離島遷移，積累了誘發(fā)產(chǎn)生溝道所需的足量電子。的足量電子。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和

31、電荷分散易產(chǎn)生寄生易產(chǎn)生寄生PMOS溝道的版圖例子溝道的版圖例子 如圖所示：如圖所示：HSR電阻所在的隔離島連接電源正端電阻所在的隔離島連接電源正端VDD以保證隔離，有條導(dǎo)線跨過(guò)隔離島，以保證隔離，有條導(dǎo)線跨過(guò)隔離島，一旦電阻和低壓連線的一旦電阻和低壓連線的壓降高于壓降高于PMOS厚閾值電壓以上時(shí)，連線下將形成寄生厚閾值電壓以上時(shí)，連線下將形成寄生PMOS溝道。導(dǎo)致電流從寄生溝道從電阻流向隔離區(qū)。溝道。導(dǎo)致電流從寄生溝道從電阻流向隔離區(qū)。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和電荷分散 使用使用N+溝道終止來(lái)阻

32、止溝道的形成，溝道終止來(lái)阻止溝道的形成，N+延伸出連線的延伸出連線的兩側(cè)，這種延伸將斷開溝道。注意該方法可以防止連線下溝兩側(cè)，這種延伸將斷開溝道。注意該方法可以防止連線下溝道形成，但是不能阻止電荷分散。道形成，但是不能阻止電荷分散。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和電荷分散 低壓連線被重新布線，大片金屬覆蓋電阻體上并與低壓連線被重新布線，大片金屬覆蓋電阻體上并與電阻正端相連。導(dǎo)體版的存在阻止了靜態(tài)電荷的積累，電阻正端相連。導(dǎo)體版的存在阻止了靜態(tài)電荷的積累，抑制了電荷分散效應(yīng)，而且通過(guò)靜電屏蔽，有助于防止抑

33、制了電荷分散效應(yīng)，而且通過(guò)靜電屏蔽，有助于防止防止上層連線的噪聲。防止上層連線的噪聲。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和電荷分散改進(jìn)方案：使用凸邊場(chǎng)板和溝道終止相結(jié)合的方案改進(jìn)方案：使用凸邊場(chǎng)板和溝道終止相結(jié)合的方案Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和電荷分散 局部場(chǎng)板方案：隨著電阻壓降降低，寄生局部場(chǎng)板方案：隨著電阻壓降降低，寄生MOSFET的柵源電的柵源電壓不足以產(chǎn)生溝道時(shí)，可以使用局部場(chǎng)板。壓不足以產(chǎn)生溝道時(shí)，可

34、以使用局部場(chǎng)板。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和電荷分散 當(dāng)多晶柵連線穿越出當(dāng)多晶柵連線穿越出N阱到達(dá)阱到達(dá)P襯底時(shí)，如果偏置電壓超過(guò)厚場(chǎng)閾值也會(huì)襯底時(shí)，如果偏置電壓超過(guò)厚場(chǎng)閾值也會(huì)誘發(fā)寄生溝道。如圖所示的一個(gè)由多晶硅連線組成的易受影響的結(jié)構(gòu)，多晶硅誘發(fā)寄生溝道。如圖所示的一個(gè)由多晶硅連線組成的易受影響的結(jié)構(gòu)，多晶硅連線從高壓連線從高壓PMOS延伸通過(guò)延伸通過(guò)N阱進(jìn)入周圍的隔離區(qū)。阱進(jìn)入周圍的隔離區(qū)。N阱構(gòu)成寄生阱構(gòu)成寄生PMOS的襯底，的襯底，多晶硅構(gòu)成柵，多晶硅構(gòu)成柵，PMOS的有源區(qū)構(gòu)成源區(qū)，的有

35、源區(qū)構(gòu)成源區(qū)，P襯底構(gòu)成漏區(qū)。襯底構(gòu)成漏區(qū)。 為了消除寄生為了消除寄生PMOS溝道的影響，可以通過(guò)將多晶硅限制在阱內(nèi)。溝道的影響，可以通過(guò)將多晶硅限制在阱內(nèi)。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和電荷分散 穿越輕摻雜穿越輕摻雜P型區(qū)的連型區(qū)的連線下可以形成線下可以形成NMOS的寄的寄生溝道，連線作為柵極，生溝道，連線作為柵極，外延層作為襯底，相鄰的外延層作為襯底，相鄰的阱作為源區(qū)和漏區(qū)。阱作為源區(qū)和漏區(qū)。當(dāng)柵當(dāng)柵極的電位比源區(qū)的電位高極的電位比源區(qū)的電位高出出NMOS的厚氧閾值時(shí)就的厚氧閾值時(shí)就會(huì)形成溝道。會(huì)

36、形成溝道。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室表面效應(yīng)寄生溝道和電荷分散寄生溝道和電荷分散 我們可以在高壓線下我們可以在高壓線下P型外延層設(shè)置一個(gè)型外延層設(shè)置一個(gè)P+有源來(lái)有源來(lái)起溝道終止作用。事實(shí)上我們更經(jīng)常用起溝道終止作用。事實(shí)上我們更經(jīng)常用P+環(huán)來(lái)包圍環(huán)來(lái)包圍N阱，阱，稱為稱為GuardRing，該環(huán)可以有效阻止電荷分散引起的，該環(huán)可以有效阻止電荷分散引起的可能的漏電流。可能的漏電流。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室寄生效應(yīng)少子注入少子注入襯底去偏置襯底去偏置Copyright b

37、y Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室寄生效應(yīng)襯底去偏置襯底去偏置 在在BIpolar工藝中，隔離島接羔電位，襯底接低電位，工藝中，隔離島接羔電位，襯底接低電位，以確保襯底和隔離島構(gòu)成的以確保襯底和隔離島構(gòu)成的PN結(jié)反偏。當(dāng)有電流流經(jīng)襯底結(jié)反偏。當(dāng)有電流流經(jīng)襯底時(shí)，由于襯底電阻的影響，在電阻上產(chǎn)生壓降，如果壓降比時(shí)，由于襯底電阻的影響，在電阻上產(chǎn)生壓降，如果壓降比較大導(dǎo)致隔離島與襯底構(gòu)成的較大導(dǎo)致隔離島與襯底構(gòu)成的PN結(jié)不再反偏，此時(shí)襯底向結(jié)不再反偏，此時(shí)襯底向隔離島注入電荷，隔離島出現(xiàn)漏電，該過(guò)程稱為隔離島注入電荷，隔離島出現(xiàn)漏電，該過(guò)程稱為襯底去偏置襯底去偏置。

38、Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室寄生效應(yīng)襯底去偏置襯底去偏置重?fù)诫s襯底：重?fù)诫s襯底：1.增加劃片槽的襯底接觸面積，可以有效預(yù)防局部去偏置效增加劃片槽的襯底接觸面積，可以有效預(yù)防局部去偏置效應(yīng)，如果想減少劃片槽的面積，可以在版圖上存在的任意空應(yīng)，如果想減少劃片槽的面積，可以在版圖上存在的任意空位插入襯底接觸。位插入襯底接觸。2.此外作為一種預(yù)防措施，在任何注入超過(guò)此外作為一種預(yù)防措施，在任何注入超過(guò)1mA的器件都應(yīng)的器件都應(yīng)該應(yīng)用襯底接觸環(huán)。（該應(yīng)用襯底接觸環(huán)。（P+GuardRing）帶重?fù)诫s隔離的輕摻雜襯底：帶重?fù)诫s隔離的輕摻雜襯底：1

39、.劃片槽的襯底接觸外劃片槽的襯底接觸外2.任何注入超過(guò)任何注入超過(guò)100uA的器件附近都需要加入襯底接觸，任的器件附近都需要加入襯底接觸，任何注入超過(guò)何注入超過(guò)1mA的電流器件應(yīng)該用盡可能多的襯底接觸環(huán)。的電流器件應(yīng)該用盡可能多的襯底接觸環(huán)。3.版圖完成后在版圖空位遍布襯底接觸。版圖完成后在版圖空位遍布襯底接觸。4.敏感低壓電路遠(yuǎn)離襯底注入源敏感低壓電路遠(yuǎn)離襯底注入源Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室寄生效應(yīng)襯底去偏置襯底去偏置帶輕摻雜隔離區(qū)的輕摻雜襯底帶輕摻雜隔離區(qū)的輕摻雜襯底1.不能依賴劃片槽來(lái)抽取大的襯底電流不能依賴劃片槽來(lái)抽取大的襯

40、底電流2.大量散布襯底接觸以減少襯底去偏置大量散布襯底接觸以減少襯底去偏置3.敏感電路遠(yuǎn)離襯底注入源敏感電路遠(yuǎn)離襯底注入源4.襯底調(diào)制容易向高阻電路注入大量噪聲，所以可以在電阻襯底調(diào)制容易向高阻電路注入大量噪聲，所以可以在電阻和電容下設(shè)置阱以隔離襯底噪聲，敏感和電容下設(shè)置阱以隔離襯底噪聲，敏感MOS電路可以采用電路可以采用NBL使使NMOS與襯底隔離。與襯底隔離。介質(zhì)隔離襯底介質(zhì)隔離襯底1.任何向任何向P場(chǎng)注入超過(guò)幾微安電流的器件都需要獨(dú)立的隔離島場(chǎng)注入超過(guò)幾微安電流的器件都需要獨(dú)立的隔離島2.敏感電路應(yīng)與敏感電路應(yīng)與P型場(chǎng)隔離以減少噪聲耦合型場(chǎng)隔離以減少噪聲耦合3.大量應(yīng)用襯底接觸大量應(yīng)用襯

41、底接觸Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室寄生效應(yīng)少子注入少子注入 結(jié)隔離依賴于反偏結(jié)來(lái)阻止不希望的電流移動(dòng)，耗盡結(jié)隔離依賴于反偏結(jié)來(lái)阻止不希望的電流移動(dòng)，耗盡區(qū)建立的電場(chǎng)會(huì)排斥多子，但是不能阻止少子移動(dòng)。如果區(qū)建立的電場(chǎng)會(huì)排斥多子，但是不能阻止少子移動(dòng)。如果隔離結(jié)正偏，就會(huì)向隔離區(qū)注入少子，這些少子大部份發(fā)隔離結(jié)正偏，就會(huì)向隔離區(qū)注入少子，這些少子大部份發(fā)生復(fù)合，但是還有一些最終達(dá)到其他隔離區(qū)。生復(fù)合，但是還有一些最終達(dá)到其他隔離區(qū)。 假設(shè)假設(shè)NPN晶體管晶體管Q1的集電極接到集成電路的一個(gè)管腳，外電路會(huì)偶爾受到瞬的集電極接到集成電路的一個(gè)

42、管腳，外電路會(huì)偶爾受到瞬變干擾，從該管腳拉出電流。如果晶體管變干擾，從該管腳拉出電流。如果晶體管Q1截止，則瞬變將隔離島電位拉到地以截止，則瞬變將隔離島電位拉到地以下，使下，使Q1的集電極的集電極-襯底結(jié)正偏并向襯底注入少子。大部分會(huì)復(fù)合，還有一些擴(kuò)散襯底結(jié)正偏并向襯底注入少子。大部分會(huì)復(fù)合，還有一些擴(kuò)散到其他隔離島。到其他隔離島。Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室寄生效應(yīng)少子注入少子注入第一步：反偏隔離島向隔離區(qū)注入少子第一步：反偏隔離島向隔離區(qū)注入少子第二步：少子擴(kuò)散通過(guò)隔離區(qū)第二步：少子擴(kuò)散通過(guò)隔離區(qū)第三步：少子被其它隔離島收集第三步：少子被其它隔離島收集Copyright by Huang Weiwei華僑大學(xué)廈門專用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室寄生效應(yīng)少子注入少子注入 在一些情況下少子注入會(huì)引起電路的閂鎖現(xiàn)象。在一些情況下少子注入會(huì)引起電路的閂鎖現(xiàn)象。如圖所示的如圖所示的NMOS和和PMOS構(gòu)成的剖面圖，橫向構(gòu)成的剖面圖，橫向PNP的發(fā)射區(qū)由的發(fā)射區(qū)由PMOS的源區(qū)構(gòu)成，基區(qū)由的源區(qū)構(gòu)成，基區(qū)由N阱構(gòu)成，集