試驗(yàn)一EDA軟件的使用方法

1、實(shí)驗(yàn)一 EDA工具軟件的使用方法一、實(shí)驗(yàn)?zāi)康?、 熟練掌握Quartus U軟件的安裝、注冊(cè)和基本設(shè)置方法；2、熟練掌握Quartus U軟件文本輸入方式的操作步驟；3、熟練掌握Quartus U軟件波形仿真的操作方法；4、熟練掌握Quartus U軟件引腳鎖定、器件編程和程序下載的方法。二、實(shí)驗(yàn)設(shè)備計(jì)算機(jī)、Quartus U軟件、實(shí)驗(yàn)箱。三、實(shí)驗(yàn)內(nèi)容在Quartus U軟件中調(diào)用文本編輯器,用VHDL語(yǔ)言完成一個(gè)四選一數(shù)據(jù)選 擇 器的設(shè)計(jì)。熟悉并掌握在 Quartus H軟件中文本編輯器的調(diào)用方法、文件的保存、項(xiàng)目工程的建立、編譯、波形仿真、引腳鎖定、下載線的選擇和連接，通過(guò)JTAG口調(diào)試方

2、法以及FPGA器件的配置等操作。四、實(shí)驗(yàn)步驟注意:以下為大體步驟，詳細(xì)步驟根據(jù)具體實(shí)驗(yàn)過(guò)程獨(dú)立完成。1、用VHDL語(yǔ)言完成該電路模塊的設(shè)計(jì)并在 Quartus U軟件中進(jìn)行仿真，截取 仿真波形作為部分實(shí)驗(yàn)結(jié)果。2、完成4選1數(shù)據(jù)選擇器的引腳鎖定(1四個(gè)輸入端可自由鎖定在四個(gè)按鍵上，根據(jù)實(shí)驗(yàn)箱上空余的引腳自由鎖定；(2 兩個(gè)選擇端可自由鎖定在兩個(gè)撥碼開(kāi)關(guān)上；(3輸出端可自由鎖定在一個(gè)LED燈上，通過(guò)燈的亮滅判斷是否有輸出。12 3 4 5 6 7 8 1615 14 13 12 11 10 9 S1 1 2 3 4 5 6 7 8 9RP5 3.3V12 3 4 5 6 7 8J1s1 s2 s

3、3 s4 s5 s6 s7 s圖1開(kāi)關(guān)量輸入輸出模塊S1s8是帶自鎖的單刀單執(zhí)撥碼開(kāi)關(guān)，在開(kāi)關(guān)未撥動(dòng)時(shí)是低電平，撥動(dòng)時(shí)J1為高電平并保持高電平不變，只有回?fù)荛_(kāi)關(guān)時(shí)J1才恢復(fù)低電平輸入。BUTT0N5BUTT0N6 BUTTON7 BUTTON8 1 2 3 4 5 6 7 8 9RP5131 2 3 4 5 6 7 8JP6BUTT0N1 BUTT0N2 BUTT0N3 BUTT0N4 BUTT0N1BUTT0N2 BUTT0N3 BUTT0N4 3.3VBUTT0N5 BUTT0N6 BUTT0N7 BUTT0N8圖2按鍵模塊此模塊共有8個(gè)按鍵,BUTT0N1 BUTT0N8是輕觸按鍵；在按

4、鍵未按下 時(shí)JP6 為高電平輸入，按鍵按下后JP6對(duì)FPGA輸入低電平,松開(kāi)按鍵后恢復(fù)高 電平輸入。圖3 LED燈指示模塊該模塊有8個(gè)LED指示燈，在使用時(shí)候只需要用排線連接JP5和FPGA連 接,FPGA輸出低電平時(shí)指示燈亮。注意:引腳鎖定后應(yīng)重新編譯一次以備下載。3、在實(shí)驗(yàn)箱上進(jìn)行下載和測(cè)試(1連接實(shí)驗(yàn)箱電源插頭和USB下載器。USB下載器的一端接電腦的USB接口，另一端通過(guò)10芯接線連接實(shí)驗(yàn)箱的JTAG 口 ; (2打開(kāi)實(shí)驗(yàn)箱上的電源開(kāi)關(guān)；(3在Quartus U軟件中選擇USB連接和JTAG 口下載方式，檢測(cè)硬件，添加SOF文件,勾選有關(guān)選項(xiàng)，然后下載測(cè)試；(4設(shè)定兩個(gè)撥碼開(kāi)關(guān)的狀態(tài)，

5、分別按四個(gè)按鍵，通過(guò)LED燈的亮滅來(lái)判斷和檢測(cè)輸出是否正確。4、器件配置LED0LED1 LED2LED3 LED4 LED5 LED6 LED7 3.3V12 3 4 5 6 7 8 JP5 12 3 4 5 6 7 8 9 RP17可通過(guò)JTAG 口和AS 口兩種方式完成FPGA器件的配置。直接通過(guò)JTAG 口 配置時(shí)應(yīng)先將SOF文件轉(zhuǎn)換成JICJTAG間接配置才能下載燒寫(xiě)；通過(guò)AS 口配置時(shí) 應(yīng)選擇POF文件下載燒寫(xiě)。五、實(shí)驗(yàn)總結(jié)注:包括對(duì)軟件操作方法、實(shí)驗(yàn)設(shè)計(jì)方法或思路等的總結(jié)和體會(huì)兩部分。六、實(shí)驗(yàn)結(jié)果和分析實(shí)驗(yàn)結(jié)果包括兩部分內(nèi)容：1、程序清單2、截圖及結(jié)果分析本實(shí)驗(yàn)截圖共有1個(gè):四選

6、一數(shù)據(jù)選擇仿真波形；注意:截圖應(yīng)注明名稱，如四選一數(shù)據(jù)選擇仿真波形”；問(wèn)題回答（本部分內(nèi)容寫(xiě)在預(yù)習(xí)報(bào)告中1、EDA技術(shù)特點(diǎn)?2、VHDL語(yǔ)言的三種描述風(fēng)格的特點(diǎn)？實(shí)驗(yàn)報(bào)告要求說(shuō)明1、實(shí)驗(yàn)報(bào)告用紙要求手寫(xiě)部分應(yīng)統(tǒng)一采用學(xué)校預(yù)習(xí)和正式實(shí)驗(yàn)報(bào)告專用紙。2、報(bào)告內(nèi)容及書(shū)寫(xiě)要求預(yù)習(xí)報(bào)告:包括實(shí)驗(yàn)?zāi)康摹?shí)驗(yàn)設(shè)備、實(shí)驗(yàn)內(nèi)容、（預(yù)習(xí)實(shí)驗(yàn)程序、問(wèn)題回答5 部分內(nèi)容正式報(bào)告：實(shí)驗(yàn)步驟、實(shí)驗(yàn)總結(jié)、實(shí)驗(yàn)結(jié)果和分析 3部分內(nèi)容。打印截圖:各種截圖在A4紙上居中排放；每個(gè)截圖下方居中位置用 宋體,小四” 字注明截圖序號(hào)和名稱。3、排放順序和裝訂要求排放順序：實(shí)驗(yàn)報(bào)告按（1預(yù)習(xí)報(bào)告、（2正式報(bào)告、（3打印截圖的順 序自上而下 的整齊排放。裝訂要求:在本次實(shí)驗(yàn)整份報(bào)告（預(yù)習(xí)、正式報(bào)告、截圖的左上角用1到2枚訂 書(shū)釘整齊裝訂。（1同組人員實(shí)驗(yàn)報(bào)告中的實(shí)驗(yàn)步驟、實(shí)驗(yàn)總結(jié)、預(yù)習(xí)程序、仿真結(jié)