數(shù)電基礎(chǔ)期末考試題

1、數(shù)字電子技術(shù)基礎(chǔ)期末考試模擬題一、填空題1、 數(shù)字邏輯電路可分為 和兩大類。2、 三態(tài)邏輯門輸出有三種狀態(tài)：0態(tài)、1態(tài)和。3、 基本的邏輯運算有 、和三種。4、 D觸發(fā)器的功能有 和，特性方程為 。5、 D/A轉(zhuǎn)換是指將 信號轉(zhuǎn)換成 信號。6、 要構(gòu)成六進制計數(shù)器，至少需要 個觸發(fā)器，其無效狀態(tài)有 個。7、 如果對90個符號進行二進制編碼，則至少需要 位二進制數(shù)。8、半導體存儲器中 ROM是。二、選擇題1、 下列最大的數(shù)為。A.11001002B.6316C.98ioD.10010111 8421BCD2、下列門電路中，不能實現(xiàn)邏輯非的是 。A. 與非門 B. 或非門 C.異或門 D. 與門3

2、、A B、C是或非門的輸入，則輸出 Y為。a. abc b . A? B?Cc . A+B + C d . A_BC4、一片三位二進制譯碼器，它的輸出函數(shù)有 A. 4 個B. 8 個C. 10 個 D. 16 個5、四路數(shù)據(jù)分配器，其地址輸入端有A. 1B. 2C. 3D.6、測得某門電路輸入 A、B和輸出Y和波形如下圖所示，則Y的表達式是C.AB7、基本RS觸發(fā)器如下圖所示，為使觸發(fā)器處于置“QQC. S dRd = 10狀態(tài)，其Sd、Rd為B. SdFd = 01D. SdR> = 11OA. S dRd = 000”8、TTL數(shù)字集成電路芯片電源電壓為A. 3VB. 3.3V C.

3、 5V D. 2-6V9、 同步時序電路和異步時序電路比較，其差異在于后者 。A .沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)10、把16384Hz的矩形脈沖通過分頻得到秒脈沖，則至少需要 級觸發(fā)器。A. 12B. 13C. 14D. 1 511、 當把兩個十進制計數(shù)器級聯(lián)起來時，總模數(shù)為 。A. 10B. 20C. 5 0D. 1 0012、 在ADC工作過程的先后順序應(yīng)該是 。A.保持、采樣、編碼、量化C.編碼、采樣、保持、量化B. 采樣、保持、量化、編碼D.編碼、量化、保持、采樣13、EEPROM 是指A.可抹可編程只讀存儲器B.不可擦除式存儲器C.只讀

4、存儲器D.電抹可編程只讀存儲器第6頁共5頁14、 2k X 8位的RAM需要的地址線數(shù)為 。A. 10 條 B. 11 條 C. 12 條 D. 13 條15、同步時序電路和異步時序電路比較，其差異在于后者A .沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C. 沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)Vcc和 GND三、下圖所示的是雙列直插式封裝（DIP ）集成電路74HC02的俯視圖,1、試標出每個引腳的編號，試并在相應(yīng)的引腳位置旁標明 2、說明該電路的名稱。n rnnL&丿習r5U 四、畫卡諾圖化簡下列邏輯函數(shù)，求最簡與或式。1. Y (A, B, C, D)=Em (0, 2,4,5, 8,

5、 9,10,11, 12, 13,15)2. Y(A, B, C, D)=Em (4, 5,7,13) +Ed(6,9, 14, 15)五、分析下圖所示邏輯圖的功能。1、 寫出與電路圖對應(yīng)的輸出函數(shù) Y的邏輯表達式;2、將函數(shù)Y化為最簡的與或式；3、列出真值表。P EvBn亠QCOCn-1Cl*六、右圖所示的是全加器的邏輯符號。1、說明各輸入、輸出端的意義；2、列出真值表。七、試對應(yīng)CP波形，畫出 Q A的波形。（設(shè)觸發(fā)器 Q的初始狀態(tài)為0）CPCP八、分析下圖所示電路的邏輯功能。1寫出驅(qū)動方程和狀態(tài)方程；2列出狀態(tài)表（按Q1Q2 Q3排列）；3畫出狀態(tài)圖。CP九、四位二進制計數(shù)器 74LS161的功能表如下，試設(shè)計按下列狀態(tài)圖工作的計數(shù)器（可附加必要的門電路）。CPCRLDCTP