sigma-delta和多電平DAC技術

1、D/A單元轉換（見圖1）。設計一個16比特到24比特的非 2-S DAC具有一定困難， 其優(yōu)點是帶外噪聲特別低。但是，如果該轉換器處理音頻 信號時其工作速率較低（接近于信號的奈奎斯特采樣率），如44.1kHz和48kHz，則其輸出頻譜將包含很強的鏡像分量。 采樣率，可以消除這種鏡像分量。鼻4e H心? *-b*斟Hi!-巧Nu r-通過采用內(nèi)插濾波器來提高采用習S和多電平DAC技術提高音頻DAC信號輸出質(zhì)量采用2-S轉換技術的音頻數(shù)字/模擬轉換器（DAC）產(chǎn)品投放市場已有一段時間了，設計人員一 直都在嘗試著在不增加產(chǎn)品成本的基礎上有效地提高產(chǎn)品的聲音質(zhì)量。本文介紹的2- S調(diào)制 和多電平DAC

2、技術能夠有效地提高音頻DAC的聲音質(zhì)量。在音頻DAC中采用2- S技術很常見，而 Wolfson微電子公司采用二元加權 DAC單元陣列 對該技術作了重大改進， 在不增加成本的情況下可以顯著提高音樂質(zhì)量，這些單元的數(shù)量正比于DAC的比特數(shù)。音頻DAC 一般由四個處理部分組成。首先所輸入的音頻數(shù)據(jù)需要經(jīng)過內(nèi)插濾波器濾除帶外 噪聲，然后利用 2- S調(diào)制器對濾除后的數(shù)據(jù)進行處理，生成的數(shù)據(jù)比特流由 成模擬信號。最后這些模擬信號通過一個模擬濾波器重現(xiàn)最初的音樂信號最初基于 S2調(diào)制器的音頻 DAC主要是單比特的設計。由于只需要實現(xiàn)兩種電平，任何再 生電平中的誤差都會表現(xiàn)為增益與偏差誤差，而不會影響整個

3、系統(tǒng)的線性度和噪聲性能。在使用單比特D/A情況下，濾波器必須能夠將這個脈沖串轉換成實際的模擬波形，該功能 并不容易實現(xiàn)。另外，單比特D/A對時鐘抖動比較敏感（見圖2），過采樣時鐘轉換中的抖動會直接導致數(shù)模轉換誤差，從而增加了系統(tǒng)噪聲，降低多電平DAC與S-2調(diào)制器結合音頻D/A輸出的聲音質(zhì)量。最近，將多電平DAC與S-2調(diào)制器結合使用的例子越來 越普遍，這種多電平 D/A具有適當數(shù)量的輸出電平，能 改進帶外噪聲與信號質(zhì)量。由于系統(tǒng)高頻段具有非線性 特點，帶外噪聲會產(chǎn)生音頻段分量，影響系統(tǒng)性能。多比特2-S DAC 一般采用多個雙電平 D/A組成（如圖3所示）。對所有輸出信號求和得到模擬輸出信號

4、，另外，還有一個量化器用來選擇合適的D/A輸出組合以得到良好的線性度，使D/A輸出信號更接近模擬信號，對輸出信號的有效濾波也相對容易。采用多比特 D/A還能減少器件對時鐘抖動的敏感度，從而能獲得更好的音頻 信號質(zhì)量。通過使用內(nèi)插濾波器可以衰減 PCM輸入信號鏡像分量，并提高其采樣頻率。為了減少所用 電平數(shù)量，這種高采樣率信號需要經(jīng)過3-2調(diào)制。雖然這樣會引入額外的量化噪聲，但采用S- 2調(diào)制器反饋環(huán)路能保證進入音頻段的噪聲非常小。如果32調(diào)制器產(chǎn)生的是一個單比特輸出信號，那么該信號就會隨即直接饋入單比特D/A中。因此，最好在 卜2輸出部分保持若干比特的裕量，這樣可以顯著降低帶外噪聲。如果采用傳

5、統(tǒng)的多比特 DAC，那么任何再生模擬電平的誤差都會導致帶內(nèi)噪聲和失真，從 而在模擬分量上產(chǎn)生偏差。為了克服這個問題，需要對多比特信號作進一步處理，即把它分解成許多獨立的 卜2調(diào)制信號，將這些信號的輸出相加得到最終的輸出信號。該過程稱為動態(tài)單元匹配(DEM)過程，它能減輕對 D/A單元的匹配精度要求。每個獨立信號都具備單比 特2調(diào)制信號的特性，雙電平DEM系統(tǒng)的輸出可以用來控制 D/A單元的選擇。雙電平信 號加上D/A單元可以看作是一個雙電平DAC，所有雙電平 DAC輸出的總和就是一個完整D/A系統(tǒng)的輸出。大多數(shù)這種多電平 D/A方案采用相同的加權單元。 例如， 一個5比特轉換器可能就有 31或

6、32個單元。常用的 DEM方案僅對相同加權單元有效，該方案能限制比特的 數(shù)量，而不會出現(xiàn)控制單元數(shù)量變得無法管理的情況。下面將討論在不增加大量控制信號的條件下增加D/A電平數(shù)量的方法。增加D/A電平數(shù)量我們曾經(jīng)設計過一款數(shù)字濾波器，其性價比較好并具有數(shù)據(jù)信號通路，包括多比特2- 5調(diào)制器。調(diào)制器的設計可以自由選擇2- 5調(diào)制器的階數(shù)、多比特 D/A的比特數(shù)、所用DEM方案的類型和用于實現(xiàn) D/A本身的模擬器件設計。信號的完整路徑如下：首先進入串行音頻接 口，然后通過數(shù)字濾波器進入2- 5調(diào)制器，最后通過多比特D/A DEM方案。信號通過完整信號路徑后采用Wolfson公司的建模工具進行仿真。這

7、些建模工具采用 C+編寫，因此仿真速度很快。這一點非常重要，能保證在可接受的時間范圍內(nèi)執(zhí)行電路性能判斷的仿真操作。一般情況下，為了產(chǎn)生信噪比-幅度的掃描圖表，需要運行數(shù)千次時域仿真操作，每一步仿真都需要計算信噪比值。而采用一般的數(shù)字仿真工 具進行同樣的操作所用時間是不可思議的。這些仿真的精度等級是一比特，采用的電路模型非常接近于芯片的門級模型。 這種仿真允許將仿真結果結果收集起來，隨后與實際的電路門級實現(xiàn)進行比較。在C+模型級完成了數(shù)字處理單元的設 計后，就可以實現(xiàn)門級電路了。根據(jù)具 體電路功能，一般混合采用Verilog和原 理圖級為主的設計方法。在門級電路實 現(xiàn)后就可以進行綜合和產(chǎn)生門級網(wǎng)

8、表， 接著采用商用 Verilog(或類似產(chǎn)品)仿真 工具仿真網(wǎng)表，仿真結果再與從C+模D/A功能的模型，因此允型產(chǎn)生的仿真輸出逐比特比較。這些數(shù)字仿真包括用于開關電容 許進行從串行輸入音頻數(shù)據(jù)直到模擬輸出波形的全芯片仿真。模擬電路常采用 Spice類工具進行仿真，因此需要將數(shù)字仿真的結果轉換成Spice格式的分段線性波形，然后再作為輸入數(shù)據(jù)提交給模擬電路的Spice網(wǎng)表。一般情況是對最大頻率的滿幅正弦波進行時域仿真，然后對仿真輸出的模擬波形進行傅里葉分析以檢查失真情況。每個連接、每個門和晶體管， 從而得到期望的最佳性能。另外，還可以采用和低階調(diào)制器而造成的負面影響。以下是有關這執(zhí)行這些端到端

9、仿真的最大優(yōu)點在于能仿真到芯片上的每根線、 因此能把芯片頂層布線失誤可能性降至最低， 一些專門技術來改善由于采用多電平D/A方面的討論。rU :嚴訃.:5審：,_r'-1-> i1 - _1iTpr-'1fl - ' L=.1 L, 1',J- - - 1s1 11Uft*呦所有DEM技術的原理都是將某個數(shù)字 輸入序列分解成多個輸出序列，并用來 驅動多個相應的 DAC ,然后將這些D/A 輸出相加得到模擬輸出，如圖1所示。在每個采樣瞬間這些輸出序列的和與輸 入序列相等。每個輸出信號只能表現(xiàn)為 兩種電平，因此可以用來判斷某個D/A單元的使用狀態(tài)。這種雙電平信

10、號的頻譜與輸入信號相反，在低頻端只有少量的能量。 這樣,當D/A單元與標稱值存在偏差時可以降低低頻端誤差，線性度得到較大的改善，因為對于 任何特殊的輸入組值，可以預先控制不用某些D/A單元，對于任何輸入序列來說，系統(tǒng)中每個D/A單元所用的頻率是大致相同的。Wolfson公司的新方法能夠解決越來越高的電路復雜性與傳統(tǒng)DEM方案中多比特 D/A的比特數(shù)的問題。在相等加權模式中，D/A單元的數(shù)量是以比特數(shù)的2次幕增長，但 Wolfson公司采用的是二元加權D/A單元陣列，D/A單元數(shù)量的增長正比于 DAC的比特數(shù)。很明顯，當D/A單元采用二元加權值時就不能再使用傳統(tǒng) DEM方案，而必須采用另外一種

11、解決方案。這里提供一種包含有層疊二元加權陣列形式的矢量耦合吝5調(diào)制器的解決方案,該多比特陣列中的每一段都是由一對單比特5-2環(huán)路組成。因此，多比特二元加權陣列中的每個比特包含有一對單比特 DAC，每個噪聲信號都經(jīng)過第一階單比特 5-2調(diào)制器整形。此 時，D/A單元的總數(shù)量是 2Xn，這里的n表示多比特 D/A中的比特數(shù)。二元加權階段的噪聲整形功能能夠調(diào)整由二元加權陣列中電容不匹配而引起的噪聲，因此能夠最大限度地避免帶內(nèi)性能的下降。為了進一步降低帶外噪聲，要將DAC配置成開關電容濾波器。多級D/A和濾波器組合的另外一個優(yōu)點是采樣點之間的輸出變化很小，從而降低 了對時鐘抖動的敏感性。DAC性能評價

12、4一-圖4和圖5給出了對DAC的測試結果。 圖5是不帶片外濾波器的寬帶輸出信號 頻譜，從圖中可以看出，8Fs(384kHz) 處的鏡像分量有較大衰減，這是由于采用了線性內(nèi)插濾波器而不是采樣保持。if典型的音頻D/A參數(shù)包括在滿幅度信號和動態(tài)范圍（如-60dB的輸入信號）下的信號與噪音加失真之比 （SINAD） 。這幾個數(shù)據(jù)并不能用于推斷器件在輸入信號下的性能，也不能顯示出誤 差信號是否與正常信號 （諧波 ）相關，是否具有類似噪聲的屬性，或者是否集中在與理想信號 頻率 （音調(diào)）無關的某些頻率點上。理想情況下誤差信號應該類似于噪聲，并具有不隨輸入改 變的一些特性。 由于人耳能輕易地從背景噪聲中分辨

13、出音樂， 因此必須避免產(chǎn)生音調(diào)類誤差 信號。背景噪聲相對掃描交流電平的曲線圖能說明背景噪聲電平變化時產(chǎn)生的音調(diào)性問題。大多數(shù)DEM 文章都包含有大量的 SNR- 信號電平圖，從這些圖中通常可以看出，大多數(shù)信號變壞 的情況發(fā)生在輸入電平為 -60dB 的時候， 但都沒有說明原因。 然而，如果采用直流掃描先確 定含有較大噪聲的輸入范圍，那么就有可能跟蹤并改善甚至消除噪聲源。采用慢速掃描直流電平并測量帶內(nèi)交流噪聲功率， 此方法比采用掃描交流幅值更能說明問題。 理想的掃描結果是一條平直的線條， 顯示噪聲特性與信號電平無關。 然而， 由于存在單元匹 配誤差的問題， 在特定直流電平附近會產(chǎn)生較大的峰值，

14、這些峰值有效地指示出所用特殊類 型的動態(tài)單元匹配信息，以及任何抖動產(chǎn)生的作用。在確定了較差性能的區(qū)域后， 通過仿真或測量等步驟是可以提高性能。 通常在中值附近區(qū)域 性能會明顯降低，這是由5-2調(diào)制器或 DEM 系統(tǒng)中形成的循環(huán)模式?jīng)Q定的。當沒有直流輸入時，調(diào)制器可能是空閑，表現(xiàn)為 0 和 1 兩種碼的交替，如 0、1、0、1、0、1、0、1 等。 當加入一個很小的正直流偏置后，輸出序列中可能會出現(xiàn)更多的1 碼。如果直流偏置足夠小，并且系統(tǒng)由于抖動而不能完全隨機時，這些 1 碼可能以幾乎規(guī)律性的間隔時間出現(xiàn)， 從而產(chǎn)生一種新的音調(diào)。當直流電平值增加時，1 碼會更頻繁地出現(xiàn)，結果會提高這種音調(diào)的頻

15、率和功率。進一步提高電平值則會使這種音調(diào)頻率高出可測量的帶寬范圍（通常為20kHz） ，從而能改善帶內(nèi)的噪聲與音頻功率。這種現(xiàn)象是對稱發(fā)生的，以中值為中心的兩 邊會出現(xiàn)噪聲帶。 通常在 -60dB 處性能的降低比較明顯， 這是因為在這個電平點正弦信號的 峰值會在較差性能區(qū)域有所下降。 強信號在噪聲頻帶中占據(jù)較少的時間， 而弱信號在中值附 近的一對噪聲頻帶之間幾乎是零。帶內(nèi)噪聲調(diào)制測試非常耗時，數(shù)百個甚至上千個點需要確認是否滿足所有性能要求。因此， 這種方法非常適合于器件評估和性能描述，但不適用于生產(chǎn)測試。另外，它也適用于不同 DEM方法的比較以及仿真抖動效應。類似的測試技術也可以應用于5-2

16、A/D轉換器。圖6是對WM8740進行直流掃描的結果。與其它2-5 D/A相比，這張圖顯得非常平直，而且只有極少量的可見尖峰。這些數(shù)據(jù)證明了采用 Wolfson 結構能抑制帶外噪聲和改善前級帶內(nèi)噪聲調(diào)制。采用直流掃 描測試可以很好地說明噪聲與音調(diào)功率對輸入信號的依賴性，同時證明Wolfson DAC 的噪聲功率譜幾乎不隨輸入電平而改變，因此能極大的改進輸出音頻質(zhì)量。參考文獻：1. Norsworthy S. Norsworth, R. Schreier an d G.C. Temes (Editors), -25 Data Converters, IEEE Press, New Jersey,

17、 1997.2. Schreier & Zhang R. Schreier and B. Zhang, "Noise-shaped multibit D/A converter employing unit elements," Electronics Letters, vol. 31, no. 20, pp. 1712-1713, Sept. 1995.Vadipour M. Vadipour, "Techniques for Preventing Tonal Behaviour of Data Weighted Averaging Algorithm in -52 Modulators," IEEE Transactio