硬件描述語言教學(xué)大綱_第1頁
硬件描述語言教學(xué)大綱_第2頁
硬件描述語言教學(xué)大綱_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、硬件描述語言教學(xué)大綱課程編號:MI3221025 課程名稱:硬件描述語言 英文名稱:Hardware Description Language學(xué)時: 42 學(xué)分: 2.5課程類型:限選 課程性質(zhì):專業(yè)課適用專業(yè):集成電路設(shè)計與集成系統(tǒng) 先修課程:數(shù)字電路與邏輯設(shè)計開課學(xué)期:5 開課院系:微電子學(xué)院一、課程的教學(xué)目標(biāo)與任務(wù)目標(biāo):掌握運(yùn)用硬件描述語言(HDL)進(jìn)行集成電路設(shè)計的基礎(chǔ)知識和基本技能,為數(shù)字集成電路設(shè)計打下良好的基礎(chǔ)。任務(wù):掌握硬件描述語言要素和詞法,熟悉行為級描述、結(jié)構(gòu)級描述和開關(guān)級描述的要求和特點(diǎn),掌握采用硬件描述語言描述各層次的方法,了解集成電路層次化設(shè)計的思想。 二、本課程與其

2、它課程的聯(lián)系和分工本課程的先修課程為數(shù)字電路與邏輯設(shè)計。通過數(shù)字電子線路的學(xué)習(xí),初步了解數(shù)字電路的基本類型、邏輯表達(dá)、電路形式和性能指標(biāo),有助于理解本課程所涉及的三個層次的描述方法和單元電路的描述實(shí)例,進(jìn)一步體會硬件描述語言的靈活性、高效性。三、課程內(nèi)容及基本要求(一) HDL語言概述(4學(xué)時)具體內(nèi)容:HDL的發(fā)展歷程,Verilog HDL與VHDL的比較,基于HDL的集成電路設(shè)計流程,HDL在集成電路設(shè)計中的作用。1.基本要求(1) 了解HDL的發(fā)展過程、Verilog HDL與VHDL的比較。(2) 了解基于HDL的集成電路設(shè)計流程。2.重點(diǎn)、難點(diǎn)重點(diǎn):基于HDL的集成電路設(shè)計流程,V

3、erilog HDL與VHDL的性能對比。難點(diǎn):Verilog HDL與VHDL的性能對比。(二)Verilog HDL要素(14學(xué)時)具體內(nèi)容:模塊的構(gòu)成、定義與調(diào)用,常量、變量和運(yùn)算符,連線和寄存器,運(yùn)算優(yōu)先級。1.基本要求(1) 掌握Verilog HDL模塊的定義與調(diào)用方法。(2) 掌握Verilog HDL基本詞法。2.重點(diǎn)、難點(diǎn)重點(diǎn):常量、變量和運(yùn)算符,連線和寄存器,模塊的定義與調(diào)用。難點(diǎn):模塊的定義與調(diào)用。(三)Verilog HDL行為級描述(12學(xué)時)具體內(nèi)容:塊語句,過程語句,賦值語句,高級程序語句,任務(wù)與函數(shù)的定義與區(qū)別,系統(tǒng)任務(wù)與系統(tǒng)函數(shù),編譯向?qū)А?.基本要求(1)掌

4、握塊語句,過程語句,賦值語句,高級程序語句。(2)掌握系統(tǒng)任務(wù)與系統(tǒng)函數(shù)。2.重點(diǎn)、難點(diǎn)重點(diǎn):塊語句,過程語句,賦值語句,高級程序語句,系統(tǒng)任務(wù)與系統(tǒng)函數(shù)。難點(diǎn):系統(tǒng)任務(wù)與系統(tǒng)函數(shù)。(四)Verilog HDL結(jié)構(gòu)級描述(12學(xué)時)具體內(nèi)容:基本門級元件,延時表示,時序檢測;基本開關(guān)級元件,開關(guān)級描述應(yīng)用。1.基本要求(1)掌握RTL級及門級描述。(2)掌握開關(guān)級描述。2.重點(diǎn)、難點(diǎn)重點(diǎn):基本門級元件的描述方法,延時的描述方法和開關(guān)級描述。難點(diǎn):電路結(jié)構(gòu)的選取和描述方法。四、教學(xué)安排及方式總學(xué)時 42 學(xué)時,講課 30 學(xué)時,上機(jī) 24/2 學(xué)時 教學(xué)環(huán)節(jié)教學(xué)時數(shù)課程內(nèi)容講 課實(shí) 驗習(xí) 題 課討 論 課上 機(jī)參觀或看錄像小 計HDL語言概述44Verilog HDL要素10814Verilog HDL行為級描述8812Verilog HDL結(jié)構(gòu)級描述8812五、考核方式筆試(閉卷)。各教學(xué)環(huán)節(jié)占總分的比例:平時測驗及作業(yè):50%,期末考試:50%六、推薦教材與參考資料 Michael D.Cile

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論