計算機組成原理(四版)本科生試題庫整理附答案

1、1 從器件角度看，計算機經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計算機仍屬于（B）整理 doc計算機。A并行B馮諾依曼C智能D串行A）。2某機字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負整數(shù)為（A-(231-1)-(230-1)-(231+1)D-(230+1)3以下有關(guān)運算器的描述，（C）是正確的。A只做加法運算只做算術(shù)運算算術(shù)運算與邏輯運D只做邏輯運算4EEPRO誕指(D)只讀存儲器閃速存儲器D電擦除可編程只讀存儲器5常用的虛擬存儲系統(tǒng)由（B）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。Acache-主存主存-輔存Ccache-輔存D通用寄存器-cache6RISC訪

2、內(nèi)指令中，操作數(shù)的物理位置一般安排在（D）A棧頂和次棧頂B兩個主存單元C一個主存單元和一D兩個通用寄存器個通用寄存器7當前的CPUS（B）組成A控制器B控制器、運算器、C運算器、主存D控制器、ALU主存cache8流水CPUM由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPUffi比，一個段流水CPU勺吞吐能力是（A）。A具備同等水平B不具備同等水平C小于前者D大于前者9 在集中式總線仲裁中，（A）方式響應時間最快。A獨立請求B計數(shù)器定時查C菊花鏈D詢10 CPU中跟蹤指令后繼地址的寄存器是（C）。A地址寄存B指令計數(shù)器C程序計數(shù)器D指令寄存器器11 從信息流的傳輸速度來看，（A）系

3、統(tǒng)工作效率最低。A單總線B雙總線C三總線D多總線12單級中斷系統(tǒng)中，CPUK旦響應中斷，立即關(guān)閉（C）標志，以防止本次中斷服務結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進行干擾。A中斷允許B中斷請求C中斷屏蔽DDMA青求13下面操作中應該由特權(quán)指令完成的是（B）。D 關(guān)中斷A設置定時器的初B從用戶模式切換到C開定時器中斷管理員模式D 存貯器按內(nèi)容選擇地址A 原碼B 補碼C 移碼D 反碼14馮諾依曼機工作的基本方式的特點是（B）A多指令流單數(shù)據(jù)B按地址訪問并順序執(zhí)行C堆棧操作指令15在機器數(shù)（B）中，零的表示形式是唯一的。16在定點二進制運算器中，減法運算一般通過（D）來實現(xiàn)。D 補碼運算的二進制A原

4、碼運算的二進B補碼運算的二進制C原碼運算的十進制制減法器減法器加法器加法器17某計算機字長32位，其存儲容量為256MB若按單字編址，它的尋址范圍是（D）A064MBB032MBC032MD064M18主存貯器和CPLfc間tf加cache的目的是（A）。A解決CPU和主存B擴大主存貯器容量C擴大CPU中通用寄D既擴大主存貯器容之間的速度匹配存器的數(shù)量量，又擴大CPLfr通問題用寄存器的數(shù)量19單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（C）。A堆棧尋址方B立即尋址方式C隱含尋址方D間接尋址方式20同步控制是（C）。A 只適用于CPU控B只適用于外圍設備制

5、的方式控制的方式21 描述 PCI 總線中基本概念不正確的句子是（A PCI總線是一個與處理器無關(guān)的高B PCI 總線的基本傳輸機制是猝發(fā)式傳C 由統(tǒng)一時序信號控制的方式CD ）。C PCI 設備一定是主設備D 所有指令執(zhí)行時間都相同的方式D 系統(tǒng)中只允許有一條 PCI 總線速外圍設備送22CRT的分辨率為1024X1024像素，像素的顏色數(shù)為256,則刷新存儲器的容量為（BA512KBB1MBC256KBD2MB23為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用（B）。A通用寄存B堆棧C存儲器D外存器24特權(quán)指令是由（C）執(zhí)行的機器指令。A中斷程序B用戶程序C操作系統(tǒng)核心程DI/O程序

6、序25虛擬存儲技術(shù)主要解決存儲器的（B）問題。A速度B擴大存儲容C成本D前三者兼顧量D 充分利用存儲器26引入多道程序的目的在于（A）。A充分利用CPU減B提高實時響應速度C有利于代碼共享，少等待CPU寸間減少主輔存信息交換量27下列數(shù)中最小的數(shù)是（C）A（101001）2B（52）8C（101001）BCDD（233）1628某DRA惦片，其存儲容量為512X8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（D）A8，512B512，8C18，8D19，829在下面描述的匯編語言基本概念中，不正確的表述是（D）。A 對程序員的訓練要求來說，需要硬件知識30交叉存儲器實質(zhì)上是一種多模塊存儲器，它用（A 流

7、水B 匯編語言對機器的依賴性高種多模塊存儲器，它用B 資源重復C 用匯編語言編寫程 序的難度比高級語 言小A ）方式執(zhí)行多個獨立的讀寫操作。D 匯編語言編寫的程 序執(zhí)行速度比高級 語言慢31 寄存器間接尋址方式中，操作數(shù)在（B ）A 通 用 寄 存 B 主存單元器32機器指令與微指令之間的關(guān)系是（A ） 。A 用若干條微指令B 用若干條機器指令實現(xiàn)一條機器指實現(xiàn)一條微指令C 順序C 程序計數(shù)器C 用一條微指令實現(xiàn)一條機器指令D 資源共享D 堆棧D 用一條機器指令實現(xiàn)一條微指令33描述多媒體CPU®本概念中，不正確的是（CD ） 。A 多媒體CPU是帶B MMXM一種多媒體C MMX指

8、令集是一種有 MMX支術(shù)的處擴展結(jié)構(gòu)多指令流多數(shù)據(jù)流理器的并行處理指令D 多媒體 CPU 是以超標量結(jié)構(gòu)為基礎的CISC機器34在集中式總線仲裁中，（A）方式對電路故障最敏感。A菊花鏈B獨立請求C計數(shù)器定時查詢D35流水線中造成控制相關(guān)的原因是執(zhí)行（A）指令而引起。A 條件轉(zhuǎn)移B 訪內(nèi)C 算邏D 無條件轉(zhuǎn)移36PCI總線是一個高帶寬且與處理器無關(guān)的標準總線。下面描述中不正確的是（B）。A采用同步定時協(xié)B采用分布式仲裁策C具有自動配置能D適合于低成本的小議略力系統(tǒng)37下面陳述中，不屬于外圍設備三個基本組成部分的是（D）。A存儲介質(zhì)B驅(qū)動裝置C控制電路D計數(shù)器38中斷處理過程中，（B）項是由硬件完

9、成。A關(guān)中斷B開中斷C保存CPUK場D恢復CPUW場39IEEE1394是一種高速串行I/O標準接口。以下選項中，（D）項不屬于IEEE1394的協(xié)議集。A業(yè)務層B鏈路層C物理層D串行總線管理40運算器的核心功能部件是（B）A 數(shù)據(jù)總線B ALUC 狀 態(tài) 條 件 寄 存 D 通用寄存器41 某單片機字長32 位，其存儲容量為4MB若按字編址，它的尋址范圍是（A ）A 1MB 4MBC 4MD 1MB42 某 SRAME片,其容量為1M< 8位，除電源和接地端外，控制端有E和R/W#該芯片的管腳引出線數(shù)目是（D ）。A 20B 28C 30D 3243雙端口存儲器所以能進行高速讀/寫操作

10、，是因為采用（D）。A高速芯片B新型器件C流水技術(shù)D兩套相互獨立的讀寫電路44單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用（C）。A堆棧尋址方B立即尋址方式C隱含尋址方D間接尋址方式45為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（C）。A用程序計數(shù)器PCB用微程序計數(shù)器來產(chǎn)生后繼微指令地址C通過微指令順序控制字段由設計者指定或由設計者指定的判別字段控制產(chǎn)生后繼微指令地址D通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址整理docFC來產(chǎn)生后繼微指令地址簡答+證明計算題$析題+設計題36設兩個浮點數(shù)N1=1假設主存容量16MK32位3設x=

11、-18,y=+49刷新存儲器（簡稱刷存2指令和數(shù)據(jù)都用二進制5圖1所7K的系統(tǒng)中50一盤組共11片，記錄面4用定量分析方法證明多6某計算機有圖2所45圖1所7K為傳送（M10列表比較CISC處理機7參見圖1,這是一個11設存儲器容早為128M8已知x=-0011115PCI總線中三種橋的13機器字長32位，常規(guī)設17畫圖說明現(xiàn)代計算12有兩個浮點數(shù)N118CPU中有哪幾類主9圖2所示為雙總線結(jié)構(gòu)24簡要總青-下，米用14某機的指令格式7一臺機器的指令系統(tǒng)15圖1為某機運算器框25求證:卜y補=也補19CPU執(zhí)彳L段程序時，29設由S,E,M三個域組20某機器單字長指令為30畫出單級中斷處理21

12、一條機器指令的指令35與出卜表尋址方式22CPU勺數(shù)據(jù)通路如40為什么在計算機系4CPU執(zhí)彳L段程序時41何謂指令周期？C27某計算機的存儲系47比較cache與虛存28圖1所7K為雙總線48設Nb=anan-1,a31某加法器進位鏈小整理doc1假設主存容量16MX32位，Cache容量64Kx32位，主存與Cache之間以每塊4X32位大小傳送數(shù)據(jù)，請確定直接映射方式的有關(guān)參數(shù)，并畫出內(nèi)存地址格式。解：64條指令需占用操作碼字段（OP6位，源寄存器和目標寄存器各4位，尋址模式（X）2位，形式地址（D）16位，其指令格式如下：3126252221181716150X= 0 0 寄存器尋址操作

13、數(shù)由源寄存器號和目標寄存器號指定OP目標源D尋址模式定義如下:X= 0 1直接尋址X= 1 0變址尋址X= 1 1相對尋址有效地址E=（D）有效地址E=（Rx）+D有效地址E=（P。+D其中R為變址寄存器（10位），PC為程序計數(shù)器（20位），位移量D可正可負。該指令格式可以實現(xiàn)RR型，RS型尋址功能2指令和數(shù)據(jù)都用二進制代碼存放在內(nèi)存中，從時空觀角度回答CPU®何區(qū)分讀出的代碼是指令還是數(shù)據(jù)。解：計算機可以從時間和空間兩方面來區(qū)分指令和數(shù)據(jù)，在時間上，取指周期從內(nèi)存中取出的是指令，而執(zhí)行周期從內(nèi)存取出或往內(nèi)存中寫入的是數(shù)據(jù)，在空間上，從內(nèi)存中取出指令送控制器，而執(zhí)行周期從內(nèi)存從取的

14、數(shù)據(jù)送運算器、往內(nèi)存寫入的數(shù)據(jù)也是來自于運算器。4用定量分析方法證明多模塊交叉存儲器帶寬大于順序存儲器帶寬。證明：假設(1)存儲器模塊字長等于數(shù)據(jù)總線寬度(2)模塊存取一個字的存儲周期等于T.(3)總線傳送周期為。(4)交叉存儲器的交叉模塊數(shù)為m.交叉存儲器為了實現(xiàn)流水線方式存儲，即每通過。時間延遲后啟動下一?？欤瑧獫M足T=mr,(1)交叉存儲器要求其?？鞌?shù)>=m以保證啟動某模快后經(jīng)過rk時間后再次啟動該?？鞎r，它的上次存取操作已經(jīng)完成。這樣連續(xù)讀取m個字所需要時間為11=T+(m-1)r=mr+mr-r=(2m-1)r(2)故交叉存儲器帶寬為W1=1/t1=1/(2m-1)t(3)而順

15、序方式存儲器連續(xù)讀取m個字所需時間為t2=mT=m2xr(4)存儲器帶寬為W=1/t2=1/m2xr(5)比較(3)和(2)式可知，交叉存儲器帶寬>順序存儲器帶寬。10列表比較CISC處理機和RISC處理機的特點比較內(nèi)容CISCRISC指令系統(tǒng)復雜、龐大簡單、精簡指令數(shù)目一般大于200一般小于100指令格式一般大于4一般小于4尋址方式一般大于4一般小于4指令字長不固定等長可訪存指令不加限定只有LOAD/STORE令各種指令使用頻率相差很大相差不大各種指令執(zhí)行時間相差很大絕大多數(shù)在一個周期內(nèi)完成優(yōu)化編譯實現(xiàn)很難較容易程序源代碼長度較短較長控制器實現(xiàn)方式絕大多數(shù)為微程序控制絕大部分為硬布線控

16、制軟件系統(tǒng)開發(fā)時間較短較長11設存儲器容量為128M字，字長64位，模塊數(shù)m=8分別用順序方式和交叉方式進行組織。存儲周期T=200ns,數(shù)據(jù)總線寬度為64位，總線傳送周期r=50ns。問順序存儲器和交叉存儲器的帶寬各是多少?順序存儲器和交叉存儲器連級讀出8個字的信息總量都是：*q=64位yS=512位乜順序存儲器和交叉存儲器連續(xù)讀出S個字所需的時間吩別是二t2=MT=8黑200ns=16C0ds=16x10"a虹=T(ti-1)t-200+75Ous=550ns=5,5乂10二劑順序存儲器和交叉存儲器的帶寬分別是；一w工;qb=512/(16xl0-7)=32xlO7bit/s+J

17、wi=q，h=512/(S.5xlO":)=93.1xlOT)t/stJ15PCI總線中三種橋的名稱是什么？簡述其功能。解：PCI總線有三種橋，即HOST/PCI橋(簡稱HOS橋)，PCI/PCI橋，PCI/LAGACY橋。在PCI總線體系結(jié)構(gòu)中，橋起著重要作用：(1) 它連接兩條總線，使總線間相互通信。(2) 橋是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設備都能看到同樣的一份地址表。(3) 利用橋可以實現(xiàn)總線間的猝發(fā)式傳送。17畫圖說明現(xiàn)代計算機系統(tǒng)的層次結(jié)構(gòu)。P13-145級高級語言級編譯程序4級匯編語言級匯編程序3級操作

18、系統(tǒng)級操作系統(tǒng)2級一般機器級微程序1級微程序設計級直接由硬件執(zhí)行18CPU中有哪幾類主要寄存器？用一句話回答其功能。解：A,數(shù)據(jù)緩沖寄存器（DR;B,指令寄存器（IR）;C,程序計算器PCD,數(shù)據(jù)地址寄存器（AR）;通用寄存器（R0R3;F,狀態(tài)字寄存器（PSW24簡要總結(jié)一下，采用哪幾種技術(shù)手段可以加快存儲系統(tǒng)的訪問速度?內(nèi)存采用更高速的技術(shù)手段，采用雙端口存儲器，采用多模交叉存儲器25 求證：-y補=-丫7.一臺機器的指令系統(tǒng)有哪幾類典型指令？列出其名稱口(此題很大可能不屬于簡答題考試范圍)答；A.數(shù)據(jù)傳送類指令B.算術(shù)運算類指令。邏輯運算類指令I),程序控制類指令E,輸入輸出類指令艮字符

19、串類指令G.系統(tǒng)控制類指令H.特權(quán)指令補(mod2n+1)證明：因為x-y補=兇補-y補=兇補+-y補又因為x+y補=x補+y補(mod2n+1)所以y補二仇+y補-x補又x-y補=伙+(-丫)補=兇補+-y補所以-y補=儀-y補-x補y補+-y補=x+y補+x-y補-x補-x補=0故-y補=-卜補(mod2n+1)x =(-1)s X(1.M) X2E-12729設由S,E,M三個域組成的一個32位二進制字所表示的非零規(guī)格化數(shù)x,真值表示為問：它所能表示的規(guī)格化最大正數(shù)、最小正數(shù)、最大負數(shù)、最小負數(shù)是多少？解：(1)最大正數(shù)(2)最小正數(shù)011111111111111111111111111

20、11111X=1+(1-2-23)X21270000循000)*000000000000000-128200000000(4)最大負數(shù)10000000000000011111111111111111111111111111111(3)最小負數(shù)MCIIX=-1+(1-2畫出單級中斷處理過程流程圖(含指令周期)O-23)X2127moQ附00000000000000000X=-1.0X2-12835寫出下表尋址方式中操作數(shù)有效地址E的算法序號尋址方式名稱有效地址E說明1立即A操作數(shù)在指令中2寄存器Ri操作數(shù)在某通用寄存器R中3直接DD為偏移量4寄存器間接(Ri)(Ri)為生存地址指不而5基址(B)

21、B為基址寄存器6基址+偏移量(B)+D7比例變址+偏移量(I)*S+DI為變址寄存器，S比例因子8基址+變址+偏移量(B)+(I)+D9基址+比例變址+偏移量(B)+(I)*S+D10相對(P。+DPC為程序計數(shù)器CP340為什么在計算機系統(tǒng)中引入DMAf式來交換數(shù)據(jù)？若使用總線周期挪用方式，DMAK制器占用總線進行數(shù)據(jù)交換期間,于何種狀態(tài)？P253、254為了減輕cpu對I/O操作的控制，使得cpu的效率有了提高?？赡苡龅絻煞N情況：一種是此時CPL需要訪內(nèi)，如CPUE在執(zhí)行乘法命令；另一種情況是，I/O設備訪內(nèi)優(yōu)先，因為I/O訪內(nèi)有時間要求，前一個I/O數(shù)據(jù)必須在下一個訪內(nèi)請求到來之前存取完

22、畢。41何謂指令周期？CPU周期？時鐘周期？它們之間是什么關(guān)系？指令周期是執(zhí)行一條指令所需要的時間，一般由若干個機器周期組成，是從取指令、分析指令到執(zhí)行完所需的全部時間。CPU周期又稱機器周期,CPU問一次內(nèi)存所花的時間較長，因此用從內(nèi)存讀取一條指令字的最短時間來定義。一個指令周期常由若干CPU期構(gòu)成時鐘周期是由CPU時鐘定義的定長日t間間隔，是CPU工作的最小時間單位，也稱節(jié)拍脈沖或T周期47比較cache與虛存的相同點和不同點。相同點：（1）出發(fā)點相同；都是為了提高存儲系統(tǒng)的性能價格比而構(gòu)造的分層存儲體系。（2）原理相同；都是利用了程序運行時的局部性原理把最近常用的信息塊從相對慢速而大容量

23、的存儲器調(diào)入相對高速而小容量的存儲器不同點：（1）側(cè)重點不同；cache主要解決主存和CPU勺速度差異問題；虛存主要是解決存儲容量問題。（2）數(shù)據(jù)通路不同；CPU與cache、主存間有直接通路；而虛存需依賴輔存，它與CPU間無直接通路。（3）透明性不同；cache對系統(tǒng)程序員和應用程序員都透明；而虛存只對應用程序員透明。（4）未命名時的損失不同；主存未命中時系統(tǒng)的性能損失要遠大于cache未命中時的損失。48設N補=anawaa,其中an是符號位。證明：當NAO,an=0,真值N=N補=ae二整理doc當N<0,an=1,N補=1a”真值n=N補2八(n+1)=a.aiao依補碼的定義a

24、iao2A(n+1)=整理doc綜合以上結(jié)果有整理 docxXy,并用十進制數(shù)乘法進行驗證設x=-18,y=+26,數(shù)據(jù)用補碼表示，用帶求補器的陣列乘法器求出乘積解：符號位單獨考慮：X為正符號用二進制表示為0,Y為負值符號用1表示?！綧補=101110Y1補=011010兩者做乘法10010x110100000010010000001001010010111010100結(jié)果化為10進制就是468符號位進行異或操作0異或1得1所以二進制結(jié)果為1111010100化為十進制就是-468整理 doc十進制檢驗：-18x26=-4685圖1所示的系統(tǒng)中，AB、要求CPLft執(zhí)行完當前指令時轉(zhuǎn)向存儲髭T

25、DC為查詢鏈中每個設Ta、Tb、Tc、Td分別為設備間；CD四個設備構(gòu)成單級中斷結(jié)構(gòu)，它對中斷請求進行服務。現(xiàn)假設：備的延遲時間；AB、CD的服務程序所需的執(zhí)行時現(xiàn)場所需的時間;5)中斷批準機構(gòu)在確認一個的一條指令執(zhí)行完畢。設備I設備A都不會丟失信息的條件下，中斷飽和的最小時間是解：假設主存工作周期為Tm,執(zhí)行一條指令的時間段如圖B17.3所示。當三個設備同時發(fā)出中斷間如下:tA=2TM+3Tdc+TS+TA+TR（下標分別為中最囊中tTs、Tr分別為保存現(xiàn)場和恢復主存工作周期為Tm；新中斷之前，先要讓即將被中斷的程序試問：在確保請求服務的四個設備多少？中斷極限頻率是多少？時間也設為Tm。則中

26、斷處理過程和各請求時，依次處理設備AB、C的時A,M,DC,S,A,R)tB=2TM+2TDC+TS+TB+TR（下標分別為B,M,DC,S,B,R）tC=2TM+TDC+TS+TC+TR（下標分別為C,M,DC,S,C,R）達到中斷飽和的時間為：T=tA+tB+tC中斷極限頻率為：f=1/T6某計算機有圖2所示的功能部件，其中M為主存，指令和數(shù)據(jù)均存放在其中，MD的主存數(shù)據(jù)寄存器，MA的主存地址寄存器,R卜R3為通用寄存器，IR為指令寄存器，PC為程序計數(shù)器(具有自動加1功能)，CD為暫存寄存器，ALU為算術(shù)邏輯單元，移位器可左移、右移、直通傳送。(1) 將所有功能部件連接起來，組成完整的數(shù)

27、據(jù)通路，并用單向或雙向箭頭表示信息傳送方向。(2)畫出“ADDR1,(R2)”指令周期流程圖。該指令的含義是將R中的數(shù)與(R)指示的主存單元中的數(shù)相加，相加的結(jié)果直通傳送至R中。(3)若另外增加一個指令存貯器，修改數(shù)據(jù)通路，畫出的指令周期流程圖。解：(1)各功能部件聯(lián)結(jié)成如圖所示數(shù)據(jù)通路:(pc ) 一M-MDR>IR, (PQ(2)此指令為RS型指令，一個操作數(shù)在R中，另一個操作數(shù)在R為地址的內(nèi)存單元中，相加結(jié)果放在R中送當前指令地址到MAR取當前指令到IR,PC+1,為取下條指令整理doc7參見圖1,這是一個二維中斷系在中斷f況下，CPLffi設備的優(yōu)備的中斷優(yōu)先級。斷服務程序，IM

28、2,IM1,IM0的狀態(tài)是什程序，IM2,IM1,IM0的狀態(tài)又是什么？先級的個別設備單獨進行屏蔽？如果不若設備C一提出中斷請求，CPU要求？圖1統(tǒng)，請問:先級如何考慮？請按降序排列各設若CPU1執(zhí)行設備C的中么？如果CPUM亍設備H的中斷服務每一級的IM能否對某個優(yōu)能，采取什么方法可達到目的？立即進行響應，如何調(diào)整才能滿足此它禁止設備發(fā)出中IM3=0即可O解：(1)在中斷情況下，CPU勺優(yōu)先級最低。各設備優(yōu)先級次序是：A-B-C-D-E-F-G-H-I-CPU(2)執(zhí)行設備B的中斷服務程序時IMoIMiIM2=111;執(zhí)行設備D的中斷服務程序時IM°IMiIM2=011。(3)每一

29、級的IM標志不能對某優(yōu)先級的個別設備進行單獨屏蔽?？蓪⒔涌谥械腂I(中斷允許)標志清“0”斷請求。(4)要使C的中斷請求及時得到響應，可將C從第二級取出，單獨放在第三級上，使第三級的優(yōu)先級最高，即8已知x=-001111,y=+0已001，求:x補，-x補，y補，-y補;x+y,x-y,判斷加減運算是否溢出。解：x原=100111x補=1110001-X補=0001111y原=0011001y補=0011001-y補=1100111X+y=0001010x-y=101100013機器字長32位，常規(guī)設計的物理存儲空間W32M若將物理存儲空間擴展到256M請?zhí)岢鲆环N設計方案。整理doc解：用多體

30、交叉存取方案，即將主存分成8個相互獨立、容量相同的模塊M,M,M，M,每個模塊32MX32位。它們各自具備一套地址寄存器、數(shù)據(jù)緩沖器，各自以等同的方式與CPUt遞信息，其組成如圖12有兩個浮點數(shù)NI=1XSi,N2=22XS2,其中階碼用4位移碼、尾數(shù)用8位原碼表示(含1位符號位)。設j1=(11)2,Si=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2,求N+N,寫出運算步驟及結(jié)果。解：(1)浮點乘法規(guī)則：N1XM=(2j1XS)x(2j2xS2)=2尸x(SXQ)(2) 碼求和：j1+j2=0(3) 尾數(shù)相乘：被乘數(shù)S1=0.1001，令乘數(shù)S2=0.10

31、11，尾數(shù)絕對值相乘得積的絕對值，積的符號位=00=0。按無符號陣乘法器運算得：NXM=20X0.01100011(4)尾數(shù)規(guī)格化、舍入(尾數(shù)四位)N1XN=(+0.01100011)2=(+0.1100)2X2-0129圖2所示為雙總線結(jié)構(gòu)機器的程序計數(shù)器（具有自增功能），M為主寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由控制信號G控制的是一個門電路。另號，例中yi表示y寄存器的輸入控制信未標字符的線為直通線，不受控制。數(shù)據(jù)通路，IR為指令寄存器，PC為 存（受R/W#言號控制），AR為地址 加、減控制信號決定完成何種操作， 外，線上標注有小圈表示有控制信 號，Ro為寄存器R的輸出控制信號， “A

32、DDR2,R0'指令完成（R）+（R2）fR的功能操作，畫出其指令周期流程圖，假設該指令的地址已放入PC中。并在流程圖每一個CPL期右邊列出相應的微操作控制信號序列。 若將（取指周期）縮短為一個CPL期，請先畫出修改數(shù)據(jù)通路，然后畫出指令周期流程圖。解：（1）“ADDR2,R0'指令是一條加法指令，參與運算的兩個數(shù)放在寄存器R2和R0中，指令周期流程圖包括取指令階段和執(zhí)行指令階段兩部分（為簡單起見，省去了號左邊各寄存器代碼上應加的括號）。根據(jù)給定的數(shù)據(jù)通路圖，“ADDR2,R0'指整理doc令的詳邊部分制信號圖b所圖3圖bR3C.GPYi細指令周期流程圖下如圖a所示，圖

33、的右標注了每一個機器周期中用到的微操作控序列。（2）SUB減法指令周期流程圖見下示。便移量D1口9糜作回OF14某機的指令格式如下所示相對尋址X為尋址特征位：X=00:直接尋址；X=01:用變址寄存器應尋址；X=10:用變址寄存器艮尋址；X=11:設(PC)=1234H,(RX1)=0037H,(RX2)=1122H(H代表十六進制數(shù))，請確定下列指令中的有效地址：4420H2244H1322H3521H解：1)X=00,D=20H,有效地址E=20H2)X=10,D=44H,有效地址E=1122H+44H=1166HE=1234H+23H=1257H為3條總線，期于信號如a、h、LDR 分析

34、圖中哪些是相容微操采用微程序控制方式，請表。微操作信號a,b,c,dEli 后耳將嘴跟3) X=11 , D=22H ,有效地址E=1234H+22H=1256H4)X=01,D=21H,有效地址E=0037H+21H=0058H5）X=11,D=23H,有效地址15圖1為某機運算器框圖，BUS-BUSLDR、8&等均為電位或脈沖控制信號。作信號？哪些是相斥微操作信號？設計微指令格式，并列出各控制字段的編碼解：1）相容微操作信號LRSN相斥2）當24個控制信號全部用微指令產(chǎn)生時，可采用字段譯碼法進行編碼控制，采用的微指令格式如下（其中目地操作數(shù)字段與打入信號段可結(jié)合并公用，后者加上節(jié)拍

35、脈沖控制即可）。3位3位5位4位3位2位XXXXXXXXXX<XXXXXX:XXXX目的操作數(shù)源操作數(shù)運算操作移動操作直接控制判別下址字段編碼表如下：目的操源操運算移直接作數(shù)字段作數(shù)字段操作字段位門字控制字段段001001MSSSL,i,a,LDR0e2$R,S,Nj,+1010010b,LDR1f011011c,LDR2g100100d,LDR3h19CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完成的次數(shù)為80次，已知cache存儲周期為40ns,主存存儲周期為200ns,求cache/主存系統(tǒng)的效率和平均訪問時間。P94解：先求命中率hhF./lrir+n就(24

36、20+80)=0.968則平均訪問時間為二ta=0.96SX40+(1-0.96B)X240=46.4(ns)r=240-r40=(5cachE生存系統(tǒng)的效率為ce=l/i+(1r)X0,968=86.2%20某機器單字長指令為32位，共有40條指令，通用寄存器有128個，主存最大尋址空間為64ML尋址方式有立即尋址、直接尋址、寄存器尋址、寄存器間接尋址、基值尋址、相對尋址六種。請設計指令格式，并做必要說明。21一條機器指令的指令周期包括取指（IF）、譯碼（ID）、執(zhí)行（ER、寫回（WB四個過程段，每個過程段1個時鐘周期T完成。先段定機器指令采用以下三種方式執(zhí)行：非流水線（順序）方式，標量流水

37、線方式，超標量流水線方式。請畫出三種方式的時空圖，證明流水計算機比非流水計算機具有更高的吞吐率。P163整理 doca.非流水裝時空屋民標星流水線時空圖c.招標吊流水線時空支g檸尿舊魄案戊叫不理時同丁取5占1非流水線與流水線對比*22 CPU勺數(shù)據(jù)通路如圖1所DR為數(shù)據(jù)緩沖寄存器，PSWfc狀態(tài)I-cache為指令存儲器，PC為程序示。運算器中RR為通用寄存器，字寄存器。D-cache為數(shù)據(jù)存儲器，計數(shù)器（具有加1功能），IR為指令寄存器。單線箭頭信號均為微操作控制信號（電位或脈沖），如LR整理 doc°表示讀出R寄存器，SR表示寫入R寄存器。機器指令"STOR1,（R2）

38、”實現(xiàn)的功能是：將寄存器R1中的數(shù)據(jù)寫入到以（R2）為地址的數(shù)存單元中。請畫出該存數(shù)指令周期流程圖，并在CPUW期框外寫出所需的微操作控制信號。（一個CPUW期含丁T4四個時鐘信號入信號必須注明時鐘序號）整理doc四、計算題(10分)CPU執(zhí)行段程序時，C猶地完成存取的次數(shù)為2420次，主存完成的次數(shù)為80次,已知匕或品存儲周期為40ns,主存存儲周期為200n5,求each”主存系統(tǒng)的效率和平均訪問時間。I.命中率H=NJ(Nc+NQ=24(X)/(2400+200)=0.9684)98主存慢于cache的倍率；r=tfl1/tt=200ns140ns=5訪問效率;e=1/r+d-r)H=1

39、/54-(1-5)X0,968=833%平均訪問時間J=e二40ns/e主存的命中率為60%求該系統(tǒng)中訪問一個字的平均時間27某計算機的存儲系統(tǒng)由cache、主存和磁盤構(gòu)成。cache的訪問時間為15ns;如果被訪問的單元在主存中但不在cache中，需要用60ns的時間將其裝入cache,然后再進行訪問；如果被訪問的單元不在主存中，則需要10ms的時間將其從磁盤中讀入主存，然后再裝入cache中并開始訪問。若cache的命中率為90%解：ta=90%t+10%*60%(t+tc)+10%*40%(tk+tm+tc)(m表示未命中時的主存訪問時間；c表示命中時的cache訪問時間；k表示訪問外存

40、時間)機器的數(shù)據(jù)通路，IR為指令寄存器， DMfe數(shù)據(jù)存儲器（受R/W信號控制）， 寄存器，ALU由加、減控制信號決定 是一個門電路。另外，線上標注有小 寄存器的輸入控制信號，Ro為寄存器 為直通線，不受控制。旁路器可視為完成（Ro） （6） Ro的功能操作，畫出 應的微操作控制信號序列，假設該指R J4解：AD可旨令是加法指令，參與運算的二數(shù)放 指令周期流程圖圖A3.3包括取指令階段和執(zhí)行指 CPU期。其中框內(nèi)表示數(shù)據(jù)傳送路徑，框外列出31 某加法器進位鏈小組信號為C4c3c2c1 述兩種方式寫出C4c3c2c的邏輯表達式：PCo,GR/W=1DR,GR2o,GF0o,G + , G28圖1

41、所示為雙總線結(jié)構(gòu)PC為程序計數(shù)器（具有自增功能），AR為地址寄存器，DR為數(shù)據(jù)緩沖完成何種操作，控制信號G控制的圈表示有控制信號，例中y表示yR的輸出控制信號，未標字符的線三態(tài)門傳送通路?！癝UBR,R”指令其指令周期流程圖，并列出相令的地址已放入PC中。若將“取指周期”縮短為一個CPU期，請在圖上先畫出改進的數(shù)據(jù)通路，然后在畫出指令周期流程圖。此時SU時旨令的指令周期是幾個CPU期？與第種情況相比，減法指令速度提高幾倍?在R0和R2中，相加結(jié)果放在R0（令階段兩部分。每一方框表示一個微操作控制信號。，流程圖見左低位來的進位信號為C0,請分別按下串行進位方式并行進位方式解：1）串行進位方式：C

42、1 = G 1 + P 1 C 0其中：Gi = A i Bi , Pi = A i BC2=G2+P2CiG2=A2B2,P2=A2B2C3=G3+P3C2G3=A3B3,P3=A3BC=G4+P4C3G4=A4B4,P4=A4B(2)并行進位方式：Ci=Gi+PiC0C2=G2+P2Gi+P2PiC0C3=G3+P3G2+P3P2Gi+P3P2PiC0C4=G4+P4G3+P4P3G2+P4P3P2Gi+P4P3P2PiC0其中GiG4，PiP4表達式與串行進位方式相同。36設兩個浮點數(shù)NI=XSi,N2=22XS2,其中階碼3位(移碼)，尾數(shù)4位，數(shù)符1位。設:ji=(-i0)2,Si=(+0.i00i)2j2=(+i0)2,S2=(+0.i0ii)2求：NXN,寫出運算步驟及結(jié)果，積的尾數(shù)占4位，按原碼陣列乘法器計算步驟求尾數(shù)之積。解：因為X+Y=2xx(Sx+Sy)(Ex=Ey),所以求X+Y要經(jīng)過對階、尾數(shù)求和及規(guī)格化等步驟。( 1) 對階：J=ExEy=(-10)2(+10)2=(-100)2所以Ex<E,貝USx右移4位，Ex+(100)2=(10