半導體封裝技術(shù)分析與研究

1、. . . . 信息職業(yè)技術(shù)學院學生畢業(yè)設計（論文）報告系別： 電子與電氣工程學院 專業(yè)： 微電子技術(shù) 班 號： 微電081 學 生 姓 名： 程增艷 學 生 學 號： 0806030140 設計（論文）題目： 半導體封裝技術(shù)分析與研究 指 導 教 師： 志娟 設 計 地 點： 信息職業(yè)技術(shù)學院 起 迄 日 期： 2010.5.42010.7.3 2 / 33畢業(yè)設計（論文）任務書專業(yè) 微電子技術(shù) 班級 微電081 程增艷 一、課題名稱： 半導體封裝技術(shù)分析與研究 二、主要技術(shù)指標：1封裝的工藝流程； 2封裝的技術(shù)分類； 3封裝的形式、材料、設備； 4封裝過程中的缺陷分析； 5封裝技術(shù)發(fā)展與未

2、來的前景。 . 三、工作容和要求：1查閱相關書籍明確半導體封裝的概念、作用與性能； 2認真閱讀半導體封裝技術(shù)的資料了解具體封裝工藝流程； 3接著圍繞封裝所實現(xiàn)的性能、封裝的技術(shù)要素和層次進行有關知識的搜集； 4根據(jù)查找的封裝技術(shù)知識對其進行詳細分類； 5然后深入理解有關封裝的書籍資料對封裝的質(zhì)量要求與缺陷作進一步分析； 6完成論文初稿； 7經(jīng)多次修改，完成論文。 四、主要參考文獻：1可為集成電路芯片封裝技術(shù)M：電子工業(yè)，200719-68 2周良知微電子器件封裝封裝材料與封裝技M：化學工業(yè)，200657-64 3邱碧秀微系統(tǒng)封裝原理與技術(shù) M：電子工業(yè) ，2006113-124 4巖峰，常年譯

3、電子制造技術(shù)M：化學工業(yè)，2005102-108 學 生（簽名） 年 月 日 指 導 教師（簽名） 年 月 日 教研室主任（簽名） 年 月 日 系 主 任（簽名） 年 月 日畢業(yè)設計（論文）開題報告設計（論文）題目半導體封裝技術(shù)分析與研究一、 選題的背景和意義：半導體技術(shù)將以高速發(fā)展的勢態(tài)呈現(xiàn)在世紀。為了降低生產(chǎn)成本，國際半導體制造商以與封裝測試代工企業(yè)紛紛將其封裝產(chǎn)能轉(zhuǎn)移至中國，從而直接拉動了中國半導體封裝產(chǎn)業(yè)規(guī)模的迅速擴大。同時，中國芯片制造規(guī)模的不斷擴大以與巨大且快速成長的終端電子應用市場也極推動了中國半導體封裝產(chǎn)業(yè)的成長。兩方面的影響，使得中國半導體封裝業(yè)盡管受到金融危機的影響，但在全

4、球半導體封裝市場中的重要性卻日益突出。半導體產(chǎn)業(yè)的三個方面設計業(yè)、芯片制造業(yè)、封裝業(yè)都將以嶄新的面貌、空前的規(guī)模向新世紀挺進。 并且在政府的專項資金支持下，本土封裝企業(yè)的技術(shù)也在快速進步。因此，封裝技術(shù)已經(jīng)成為半導體產(chǎn)業(yè)最重要的組成部分之一。二、 課題研究的主要容：1闡釋封裝的概念、作用與性能； 2具體封裝工藝流程； 3封裝實現(xiàn)的性能、技術(shù)要素和層次； 4封裝的技術(shù)詳細分類；5封裝的質(zhì)量與缺陷分析； 6封裝的形式、設備、材料；7封裝技術(shù)的發(fā)展面臨的問題和未來的封裝技術(shù)。三、 主要研究（設計）方法論述：充分利用豐富的網(wǎng)絡資源以與圖書館大量書籍資源，查找關于半導體封裝技術(shù)的資料，認真閱讀資料容，篩

5、選自己認為有用的知識，然后對有用的資料進行簡單的收集，寫論文時要充分利用此類資料，認真完成畢業(yè)論文。論文先對封裝技術(shù)作簡介包括封裝的概念和封裝的作用，總體通過封裝的形式、材料、設備和先進的封裝生產(chǎn)技術(shù)來充分說明封裝目前的發(fā)展形勢，然后對封裝的質(zhì)量缺陷問題作詳細論述，最后總結(jié)前面的容并對封裝未來的發(fā)展進行前景展望。完成本篇論文。四、設計（論文）進度安排：時間（迄止日期）工 作 容2010-5-72010-5-10 查找資料與文獻，完成論文開題報告。2010-5-112010-5-29閱讀半導體封裝技術(shù)的資料，確定論文的整體部分。2010-5-302010-6-10整理資料，確定論文各個部分容。2

6、010-6-112010-6-20根據(jù)論文撰寫要求，完成初稿。2010-6-212010-6-25經(jīng)過多次修改，完成論文。2010-6-262010-7-3準備論文答辯。五、指導教師意見： 指導教師簽名： 年 月 日六、系部意見：系主任簽名： 年 月 日目錄摘要Abstract第 1章 前言. 1第 2 章 半導體封裝工藝 .2 2.1 工藝流程 .2 第3章 半導體封裝技術(shù) . 63.1 封裝實現(xiàn)的性能.6 3.2 確定IC的封裝要求應注意的因素.6 3.3 封裝工程的技術(shù)層次 .7 3.4 封裝材料與結(jié)構(gòu) .7 3.5 封裝設備 .9 3.6 封裝形式 .9 3.6.1按外形、尺寸、結(jié)構(gòu)分

7、類的半導體封裝形式.9 3.6.2按材料分類的半導體封裝形式 11 3.6.3按密封性分類的半導體封裝形式 .12第4章 封裝過程的質(zhì)量要求與缺陷分析.13 4.1質(zhì)量要求與分析.134.2 缺陷分析與改進措施.134.2.1 金線偏移 .13 4.2.2再流焊中的主要缺陷問題.14 第5章 封裝技術(shù)的發(fā)展 .175.1 高級封裝形式 .17 5.1.1芯片級封裝CSP.175.1.2多芯片模塊MCM.175.1.3 WLCSP封裝 .175.2 先進的封裝技術(shù)簡介 .175.2.1 疊層式3D封裝的結(jié)構(gòu)與工藝.175.2.2 裸芯片疊層的工藝流程.185.2.3 MCM疊層的工藝流

8、程. 185.2.4 疊層3D封裝方式的技術(shù)優(yōu)勢.185.2.5 裸片堆疊和封裝堆疊各自的性能特點.185.3 半導體產(chǎn)業(yè)面臨的趨勢與發(fā)展 .19 第6章 結(jié)束語.20答辭參考文獻摘 要本文先介紹了半導體封裝工藝流程，工藝流程主要是芯片切割、芯片貼裝、芯片互連、成型技術(shù)、去飛邊毛刺、上錫焊、切筋成型、打碼和元器件的裝配。對半導體封裝技術(shù)的技術(shù)層次，封裝形式、設備、材料，封裝過程的質(zhì)量要求與缺陷分析與封裝技術(shù)的發(fā)展做了詳細介紹，其中質(zhì)量要求具有良好的氣密性、電性能、熱性能、機械性能等，而缺陷則包括金線偏移和再流焊中五個典型缺陷問題。最后對先進的封裝技術(shù)3D、將要發(fā)展的封裝形式CSP與MCM等進行

9、簡單的介紹，同時也說明了半導體封裝技術(shù)發(fā)展所面臨的問題，從而闡釋了封裝發(fā)展的必然性，以與我國封裝產(chǎn)業(yè)界今后努力發(fā)展的方向。關鍵詞： 封裝工藝流程；封裝形式；封裝缺陷 AbstractThis paper first introduces the semiconductor packaging process, process flow is mainly chip cutting, chip mounted, chip interconnection, molding technology and flash burr, soldering, cutting steel, the assemb

10、ly code and components. The technology of semiconductor packaging technology level, encapsulation, equipment, material, packaging process quality requirements and defect analysis and the development of packaging technology is introduced, including the quality requirements of good air-tightness, elec

11、trical and mechanical properties, thermal properties, and defect include gold migration and soldering defect in five typical problems. Finally on the advanced packaging technologies, the development of 3D encapsulation CSP and MCM as simply introduced, also a semiconductor packaging technology devel

12、opment, which illustrates the necessity of development, and the packaging industry in the future development of packaging.Keywords: Encapsulateprocess flow; Packaged form;Encapsulate defects第1章 前言半導體封裝產(chǎn)業(yè)在國IC產(chǎn)業(yè)中占有重要地位，2005年銷售收入達345億元，占國IC產(chǎn)業(yè)的49%，在我國西部地區(qū)這一比重更高，并且在全球也占相當大的比重。由于半導體產(chǎn)業(yè)的急速發(fā)展，現(xiàn)階段的IC晶片設計與制造將日

13、益復雜與精巧，而封裝技術(shù)必須同步提升，才能維持大陸在半導體封裝產(chǎn)業(yè)的全球競爭力。所謂封裝，狹義上講是指利用膜技術(shù)與微細加工技術(shù)，將芯片與其他要素在框架或基板上布置、粘貼固定與連接，引出接線端子并通過可塑性絕緣介質(zhì)灌封固定，構(gòu)成整體立體結(jié)構(gòu)的工藝。而更廣義上的“封裝”是指封裝工程，將封裝體與基板連接固定，裝配成完整的系統(tǒng)或電子設備，并確保整個系統(tǒng)綜合性能的工程。封裝也是一個跨領域的技術(shù)，涵蓋的圍包括電子、材料、物理、化學、機械等。半導體封裝的目的，在于保護芯片不受或少受外界環(huán)境的影響，并為之提供一個良好的工作條件，以使集成電路具有穩(wěn)定、正常的功能。封裝為芯片提供了一種保護，人們平時所看到的電子設

14、備如計算機、家用電器、通信設備等都經(jīng)過封裝好了的，沒有封裝的電子設備一般不能直接使用的。在這個微電子工業(yè)蓬勃發(fā)展的年代，對半導體封裝的研究也方興未艾，而作為我們這個專業(yè)的學生更要對封裝技術(shù)深入了解，為以后從業(yè)奠定扎實的理論基礎。第2章 半導體芯片封裝工藝 2.1 工藝流程(1)芯片切割將每一個具有獨立電氣性能的芯片分離出來的過程叫做切割（DicingSaw）。目前，機械式金剛石切割是劃片工藝的主流技術(shù)。在這種切割方式下，金剛石刀片（Diamond Blade）以每分鐘3萬轉(zhuǎn)到4萬轉(zhuǎn)的高轉(zhuǎn)速切割晶圓的街區(qū)部分，同時，承載著晶圓的工作臺以一定的速度沿刀片與晶圓接觸點的切線方向呈直線運動，切割晶圓產(chǎn)

15、生的硅屑被去離子水（DI water）沖走。依能夠切割晶圓的尺寸 ，目前半導體界主流的劃片機分8英寸和12英寸劃片機兩種。 (2)芯片貼裝將IC芯片固定于封裝基板或引腳架芯片的承載基座上的工藝過程。已切割下來的芯片要貼裝到引腳架的中間焊盤上，焊盤的尺寸要與芯片大小相匹配。若焊盤尺寸太大，則會導致引線跨度太大，在轉(zhuǎn)移成型過程中會由于流動產(chǎn)生的應力而造成引線彎曲與芯片位移等現(xiàn)象。貼裝的方法主要有共晶粘貼法、焊接粘貼法、導電膠粘貼法和玻璃膠粘貼法。共晶粘帖法,利用金硅共晶粘帖，IC芯片與封裝基板之間的粘貼在瓷封裝中有廣泛的應用。一般是將硅芯片置于已鍍金膜的瓷基板芯片基座上，再加熱至約425。C,借助

16、金硅共晶反應液面的移動使硅逐漸擴散至金中而形成的緊密結(jié)合；接粘貼法是另一種利用合金反應進行芯片粘貼的方法，工藝是將芯片背面淀積一定厚度的Au或Ni，同時在焊盤上淀積Au-Pd-Ag和Cu的金屬層。這樣就可以使用Pd-Sn合金制作的合金焊料很好的焊接芯片在焊盤上 ；導電膠粘貼法，導電膠就是環(huán)氧樹脂，它不要求芯片背面和基板具有金屬化層，芯片粘貼法后，用導電膠固化要求的溫度時間進行固化，可在潔凈的烘箱中完成固化，操作起來簡單易行。工藝具體是，用針筒或注射器將粘貼劑涂布到芯片焊盤上（要有合適的厚度和輪廓），然后用自動拾片機將芯片精確地放置到焊盤的粘貼劑上面。最后進行固化處理；玻璃膠粘貼法為低成本芯片粘

17、貼材料，使用玻璃膠進行芯片粘貼時是先以蓋印、網(wǎng)印、點膠的技術(shù)將膠原料涂布于基板的芯片座中，將IC芯片置放在玻璃膠上后，再將封裝基板加熱至玻璃熔融溫度以上即可完成粘貼。冷卻過程要謹慎控制溫度以免造成應力破裂，這是注意的事項。(3)芯片互連將芯片悍區(qū)與電子封裝外殼的I/O引線或基板上的金屬布線悍區(qū)相互連接，只有實現(xiàn)芯片與封裝結(jié)構(gòu)的電路連接才能發(fā)揮已有的功能。由于互連的重要性我們一定要得熟悉打線鍵合(Wire Bonding,WB)、載帶自動鍵合(Tape Automated Bonding,TAB)、倒裝芯片鍵合這三種方法(Flip Chip Bonding,FCB)。打線鍵合（焊接）技術(shù)為集成電

18、路芯片與封裝結(jié)構(gòu)之間的電路連線最常被使用的方法。主要的打線鍵合技術(shù)有超聲波鍵合（Ultrasonic Bonding U/ S Bonding ），熱壓鍵合（ Thermocompression Bonding T/C ），熱超聲波焊接（Thermosonic Bonding T/S Bonding）等三種。其方法是將細金屬線或金屬帶按順序打在芯片與引腳架或封裝基板的鍵合點（Pag）上而形成電路連接。載帶自動鍵合技術(shù)的工藝流程：引腳與載帶制作載帶/引腳化載帶、IC晶片/凸塊化IC晶片引腳鍵合封膠保護電性測試外引腳接合測試完成。倒裝焊（FCB）是芯片面朝下，芯片焊區(qū)直接與基板焊區(qū)互連的一種方法。

19、FCB的互連省略互連線，互連產(chǎn)生的雜散電容，互連電容、互連電感均比WB和TAB小很多。FCB主要特點：芯片安裝和互連是同時完成！缺點：芯片面朝下，焊點不能直觀檢查，只能用紅外和X光檢查。工藝流程：鍵合點上長成焊錫凸塊（Solder Bump）C芯片置放到封裝基板上連接點對位（reflow）熱處理配合焊錫熔融時的表面力效應使焊錫成球C芯片與封裝基板的連接。(4)成型技術(shù)芯片互連完成后，即可完成封裝工藝。料封裝、金屬封裝、瓷封裝。最經(jīng)濟最常用的還是塑料封裝。塑料封裝的成型技術(shù)有多種，包括轉(zhuǎn)移成型技術(shù)（Transfer Molding）、噴射成型技術(shù)（Inject Molding）、預成型技術(shù)（Pr

20、emolding）等，但最主要的成型技術(shù)是轉(zhuǎn)移成型技術(shù)。轉(zhuǎn)移成型使用的材料一般為熱固性聚合物（Thermosetting Polymer）。轉(zhuǎn)移成型工藝流程：將完成粘貼與引線鍵合的框架置于模具中將塑封的預成型塊在預熱爐中加熱（9095度）放入轉(zhuǎn)移成型機的轉(zhuǎn)移罐中（溫度在170175度）塑封料被擠壓到澆道中，經(jīng)過澆口注入模腔中固化后，完成成型轉(zhuǎn)移。轉(zhuǎn)移成型技術(shù)優(yōu)點：技術(shù)設備成熟，工藝周期短，成本低；沒有后整理過程，適合于大批量生產(chǎn)。缺點：塑料利用率不高；框架材料，對于其它成型技術(shù)與先進封裝技術(shù)不利，對于高密度的封裝有限制。轉(zhuǎn)移成型技術(shù)設備包括：預加熱器、壓機、模具、固化爐。(5)去飛邊毛刺塑料封

21、裝中塑封料樹脂溢出、貼帶毛邊、引線毛刺等統(tǒng)稱為飛邊毛刺現(xiàn)象。例如，塑封料只在模快外的框架上形成薄薄的一層，面積也很小，通常稱為樹脂溢出（Resin Bleed）。若滲出部分較多、較厚，則稱為毛刺（Flash）或是飛邊毛刺（Flash and Strain）。造成溢料或毛刺的原因很復雜，一般認為是與模具設計、注模條件與塑封料本身有關。毛刺的厚度一般要薄于10 um，它對于后續(xù)工序（如切筋成形）帶來麻煩，甚至會損壞機器。因此，在切筋成形工序之前，要進行去飛邊毛刺工序（Deflash）。隨著模具設計的改進，以與嚴格控制注模條件，毛刺問題越來越輕了。在一些比較先進的封裝工藝中，已不再進行去飛

22、邊毛刺的工序。去飛邊毛刺工序工藝主要有：介質(zhì)去飛邊毛刺（Media Deflash）、溶劑去飛邊毛刺（Solvent Deflash）、水去飛邊毛刺（Water Deflash）。另外，當溢出塑封料發(fā)生在框架堤壩（Dam Bar）背后時，可用所謂的樹脂清除（Dejunk）工藝。其中，介質(zhì)和水去飛邊毛刺的方法用得最多。用介質(zhì)去飛邊毛刺時，是將研磨料（如粒狀的塑料球）與高壓空氣一起沖洗模塊。在去飛邊毛刺過程中，介質(zhì)會將框架引腳的表面輕微擦磨，這將有助于焊料和金屬框架的粘連。曾經(jīng)使用天然的介質(zhì)，如粉碎的胡桃殼和杏仁核，但由于它們會在框架表面殘留油性物質(zhì)而被放棄。用水去飛邊毛刺工藝是利用高壓的水流來沖

23、擊模塊，有時也會將研磨料與高壓水流一起使用。用溶劑來去飛邊毛刺通常只適用于很薄的毛刺。溶劑包括N-甲基吡咯烷酮（NMP）或雙甲基呋喃（DMF）。(6)上焊錫對封裝后框架外引腳的后處理可以是電鍍（Solder Plating）或是浸錫（Solder Dipping）工藝，該工序是在框架引腳上做保護性鍍層，以增加其可焊性。電鍍目前都是在流水線式的電鍍槽中進行的，包括首先進行清洗，然后在不同濃度的電鍍槽中進行電鍍，最后沖洗、吹干，放入烘箱中烘干。浸錫首先也是清洗工序，將預處理后元器件在助焊劑中浸泡，再浸入熔融鉛錫合金鍍層（Sn/Pb=63/67）。工藝流程為：去飛邊去油去氧化物浸助焊劑熱浸錫清洗烘干

24、。其中浸錫容易引起鍍層不均勻，一般是由于熔融焊料表面力的作用使得浸錫部分中間厚，邊上??；而電鍍的方法會造成所謂的“狗骨頭”（Dod-Bone）問題，即角周圍厚，中間薄，這是因為在電鍍的時候容易造成電荷聚集效應，更大的問題是電鍍液造成離子污染。焊錫的成分一般是63Sn/37Pb,也有使用成分為85Sn/15Pb、90Sn/10Pb、95Sn/5Pb的焊錫，出于對環(huán)境污染的考慮，減少鉛的用量。而鍍鈀工藝，則可以避免鉛的環(huán)境污染問題，但鈀的粘性不好，需要先鍍上一層較厚、較密的富鎳阻擋層，鈀層的厚度僅為76um。由于鈀層可以承受成型溫度，所以可以在成型之前完成框架的上焊錫工藝。(7)切筋成型所謂的切筋

25、工藝，是指切除框架外引腳之間的堤壩（Dam Bar）以與在框架帶上連在一起的地方；所謂的成型工藝則是將引腳彎成一定的形狀，以適合裝配（Assembly）的需要。對于成型工藝，最主要的問題是引腳的變形。對于PTH裝配要求而言，由于引腳數(shù)較少，引腳較粗，基本上沒有問題；而對于SMT裝配而言，尤其是高引腳數(shù)目框架和微細間距框架器件，一個突出的問題是引腳的非共面性（Lead Non Coplanarity）原因有兩個，工藝過程中的不恰當處理，但隨著生產(chǎn)自動化程度的提高，人為因素大大減少，使得這方面的問題幾乎不復存在；另外是原因是由于成型過程中產(chǎn)生的熱收縮應力。在成型后的降溫過程中，一方面由于塑封料在繼

26、續(xù)固化收縮，另一方面由于塑封料和框架材料之間熱膨脹系數(shù)失配引起的塑封料收縮程度大于框架材料的收縮，有可能造成框架帶的翹曲，引起非共面問題。所以針對封裝模塊越來越薄、框架引腳越來越細的趨勢，需要對框架帶重新設計，包括材料的選擇、框架帶長度與框架形狀等以克服這一困難。(8)打碼打碼就是在封裝模塊的頂面印上去不掉的、字跡清楚的字母和標識，包括制造商的信息、國家、器件代碼等，主要是為了識別和跟蹤。打碼的方法有多種，其中最常用的是印碼（Print）。印碼又包括油墨印碼（Ink Marking）和激光印碼（Laser Marking）兩種。使用油墨打碼，工藝過程有些像敲橡皮圖章，因為一般是用橡膠來刻制打碼

27、所用的標識。油墨通常是高分子化合物，是基于環(huán)氧或酚醛的聚合物，需要進行熱固化，或使用紫外光固化。激光印碼是利用激光技術(shù)在模塊表面寫標識。激光源常常是CO2或Nd：YAG。與油墨印碼相比，激光印碼最大的優(yōu)點是不易被擦去，而且，它對模塊表面的要求相對較低，不需要后固化工序。(9)元件的裝配元器件裝配的方式有兩種，一種是波峰焊（Wave Soldering），另一種回流焊（Reflow Soldering）。波峰焊主要進行插孔式PTH封裝類型元器件的裝配，而表面貼裝式SMT與混合型元器件裝配則大多使用回流焊。波峰焊中，熔融的焊料被一股股噴射出來，形成焊料峰，故有此名。目前，元器件裝配最普遍的方法是回

28、流焊工藝，因為它適合表面貼裝的元器件，同時也可以用于插孔式元器件與表面貼裝元器件混合電路的裝配。由于現(xiàn)在的元器件裝配大部分是混合式裝配，所以，回流焊工藝的應用更廣泛?；亓鞴に嚳此坪唵?，其中包含了多個工藝階段：將錫膏（Solder Paste）中的溶劑蒸發(fā)掉；激活助焊劑（Flux），并使助焊劑作用得到發(fā)揮；小心地將要裝配的元器件和PCB板進行預熱；讓焊劑融化并潤濕所有的焊接點；以可控的降溫速率將整個裝配系統(tǒng)冷卻到一定的溫度。回流工藝中，元器件和PCB要經(jīng)受高達210oC和230oC的高溫，同時，助焊劑等化學物質(zhì)對元器件都有腐蝕性，所以裝配工藝條件處理不當，也會造成一系列的可靠性問題。因此，要嚴格

29、各個步驟的條件，剛好的完成裝配工藝。整個封裝工藝流程是認識封裝技術(shù)的基礎和前提，唯有如此才可以對封裝進行設計，制造和優(yōu)化。半導體封裝工藝是直接關系到器件和集成電路的穩(wěn)定性、可靠性以與成品率等的大問題。與集成電路可靠性（失效率）有關的若干問題都需要在封裝工藝過程中盡量去解決和避免。封裝質(zhì)量必須是封裝設計和制造中壓倒一切的考慮。質(zhì)量低劣的封裝可危害集成電路元器件性能的其他優(yōu)點，如速度、價格低廉、尺寸小等。封裝的質(zhì)量低劣是由于從價格上考慮比從達到高封裝質(zhì)量更多而造成的。事實上，塑料封裝的質(zhì)量與元器件的性能和可靠性有很大的關系，但封裝性能更多取決于封裝設計和材料選擇而不是封裝生產(chǎn)，可靠性問題卻與封裝生

30、產(chǎn)密切相關。在完成封裝模塊的打碼（Marking）工序后，所有的元器件都要100%進行測試，在完成模塊在PCB板上的裝配之后，還要進行整塊板測試。這些測試包括一般的目檢、老化測驗（Burn-in）和最終的產(chǎn)品測試（Final Testing）。最終合格的產(chǎn)品就可以出廠了。 第3章 半導體封裝技術(shù)3.1 封裝實現(xiàn)的功能(1)傳遞電能，主要是指電源電壓的分配和導通。電子封裝首先要接通電源，使芯片與電路導通電流。封裝的不同部位所要電壓不同，要使電壓分配恰當，以減少電壓的不必要損耗，這在多層布線基板上尤為重要，還要考慮接地線的問題。(2)傳遞電路信號，主要是將電信號的延遲盡可能減小，布線應盡可能使信號

31、與芯片的互連路徑以與通過封裝的I/O接口引出的路徑達到最短，對于高頻信號，還要考慮信號間的串擾，以進行合理的信號分配布線和接地線分配。(3)提供散熱途徑，主要是指各種芯片封裝都要考慮元器件、部件長期工作時如何將聚集的熱量散出的問題。不同的封裝結(jié)構(gòu)和材料具有不同的散熱效果。對于功耗大的芯片或部件封裝，還應考慮附加熱沉或使用強制風冷、水冷方式，以保證系統(tǒng)在使用溫度要求的圍能正常工作。(4)結(jié)構(gòu)保護與支持，主要是指芯片封裝可為芯片和其他連接部件提供牢固可靠的機械支撐，并能適應各種工作環(huán)境和條件的變化。半導體元器件以與電路制造過程中的許多工藝措施是針對半導體表面問題的。半導體芯片制造出來后，在沒有將其

32、封裝之前，始終都處于周圍環(huán)境的威脅之中。在使用中，有的環(huán)境條件極為惡劣，必須將芯片嚴加密封和包封，所以，半導體芯片封裝對半導體芯片環(huán)境保護作用顯得尤為重要。如下圖3-1所示：圖 3-1 封裝性能示意圖3.2確定IC的封裝要求應注意的因素(1)成本：電路在最佳性能指標下的最低價格。(2)外形與結(jié)構(gòu)：諸如產(chǎn)品的測試、整機安裝，器件布局、空間利用與外形、維修更換以與同類產(chǎn)品的型號代替等。(3)可靠性：考慮到機械沖擊、溫度循環(huán)、加速度等都會對電路的機械強度，各種物理、化學性能產(chǎn)生影響，因此，必須根據(jù)產(chǎn)品的使用場所和環(huán)境要求，合理地選用集成電路的外形和封裝結(jié)構(gòu)。(4)性能：當芯片固定在外殼上，并對其進行

33、引線的連接和封裝結(jié)構(gòu)的最后封蓋，它的加工方法和類別是很多的。因此，為了保證集成電路在整機上長期使用穩(wěn)定的可靠，必須根據(jù)整機的要求，對集成電路封裝方法提出具體的要求和規(guī)定。3.3 封裝工程的技術(shù)層次封裝工程始于集成電路芯片制成后，包括集成電路芯片的粘貼固定、互連、封裝、密封保護、與電路板的連接、系統(tǒng)組合，直到最終產(chǎn)品之前的所有過程。第一層次：芯片層次的封裝是指把集成電路芯片與封裝基板或引腳架之間的粘貼固定、電路連線與封裝保護的工藝，使之成為易于取放輸送，并可與下一層次組裝進行連接的模塊元件。第二層次：將數(shù)個第一層次完成的封裝與其他電子元器件組成一個電路卡的工藝。第三層次：將數(shù)個第二層次完成的封裝

34、組成的電路卡組合成在一個主電路板上一個部件或子系統(tǒng)的工藝。第四層次：將數(shù)個子系統(tǒng)組裝成為一個完整的電子產(chǎn)品的工藝過程。3.4 封裝材料與結(jié)構(gòu)具體的封裝結(jié)構(gòu)主要分為通孔插入封裝和表面安裝封裝兩種，如圖3-2所示： 圖3-2兩種封裝結(jié)構(gòu)我國半導體封裝業(yè)的發(fā)展與半導體材料業(yè)的發(fā)展是分不開的，一代設備、一代技術(shù)、造就一代半導體產(chǎn)品。同樣，一代材料，也造就一代半導體產(chǎn)品，從某種意義上來說，創(chuàng)新應從基礎材料做起，才會從本質(zhì)上改變材料業(yè)自身的命運，從而帶動半導體封裝業(yè)的發(fā)展。因此封裝材料也多種多樣，主要分為絕緣材料與導體材料。下面具體列舉一些常用的封裝材料（如表3-1無機絕緣的封裝材料，表3-2有機絕緣封裝

35、材料，表3-3 導體封裝材料所示）：表3-1無機絕緣的封裝材料介電常數(shù)熱膨脹系數(shù)（10-7/C）熱導率W/(m*K)加工溫度（C）92%氧化鋁9.26018150086%氧化鋁9.466201600Si3N4723301600SiC42372702000AlN8.8332301900BeO6.8682402000BN6.537600>2000金剛石3.5234001000玻璃瓷4830505.01000包鋼殷鋼30100800覆蓋玻璃鋼6100501000表3-2有機絕緣封裝材料介電常數(shù)熱膨脹系數(shù)（10-7/C）熱導率W/(m*K)加工溫度（C）環(huán)氧樹脂Kevlar(X-Y)(60%)3

36、.6600.2200聚酰亞胺-石英4.01180.35200FR-4(X-Y面)4.71580.2175聚酰亞胺3.55000.2350苯并環(huán)丁烯2.63006000.2240聚四氟乙烯2.22000.1400表3-3 導體封裝材料熔點（C）電阻率（10-6*cm ）熱膨脹系數(shù)（10-7/C）熱導率W/(m*K)銅10831.7170393銀9601.6197418金10632.2142297鎢34155.545200鉬26255.250146鉑177410.69071鈀155210.811070鎳14556.813392鉻1900206366殷鋼1500461511可伐合金145050531

37、7銀鈀114520140150金鉑135030100130鋁6604.3230240金20%錫2801615957鉛50%錫31019290633.5封裝設備用于封裝的設備：IC封裝工藝設備有圓片減薄機、砂輪或激光劃片機、粘片機、引線鍵合機、傳遞模塑機和模具、切筋打彎機和模具去飛邊機、引線電鍍機、打印機、測試分檢機；充氮氣貯藏柜、高溫烘箱、打包機等。對于金屬和瓷封裝則還需要貯能焊機或平行縫焊機或激光焊機，工藝檢測還需要檢漏儀。塑封工藝最常用的工藝檢測設備為各類光學顯微鏡、輪廓放大儀、X-光透射儀、超聲掃描顯微鏡等。產(chǎn)品鑒定或工藝認證設備則有各類環(huán)境驗試設備，高低溫循環(huán)、高低溫貯存、高溫高濕加偏

38、置貯存、高壓蒸煮、鹽霧驗試等設備。各類機械驗試類設備有引線鍵合強度、芯片鍵合剪切強度、引線拉力或芯片拉力，沖擊、振動、引線抗彎曲度等檢測設備目前除了少數(shù)低檔工藝設備和少部分產(chǎn)品鑒定認證設備外，絕大多數(shù)上列工藝和工藝檢測設備都依賴進口。3.6 封裝形式 封裝形式是指安裝半導體集成電路芯片用的外殼。它不僅起著安裝、固定、密封、保護芯片與增強電熱性能等方面的作用，而且還通過芯片上的接點用導線連接到封 裝外殼的引腳上，這些引腳又通過印刷電路板上的導線與其他器件相連接。3.6.1按外形、尺寸、結(jié)構(gòu)分類的半導體封裝形式(1)引腳插入式封裝此封裝形式有引腳出來，并將引腳直接插入印刷電路板中，再由浸錫法進行波

39、峰焊接，以實現(xiàn)電路連接和機械固定。由于引腳直徑和間距都不能太細，故印刷電路板上的通孔直徑、間距乃至布線都不能太細，而且它只用到印刷電路板的一面，從而難以實現(xiàn)高密度封裝。它又可分為引腳在一端的封裝形式(Single ended)、引腳在兩端的封裝形式(Double ended)和引腳矩陣封裝(Pin Grid Array)。引腳在一端的封裝形式大概又可分為三極管的封裝形式和單列直插封裝形式。 典型的三極管引腳插入式封裝形式有TO-92、TO-126、TO-220、TO-251、TO-263等，主要作用是信號放大和電源穩(wěn)壓。單列直插式封裝SIP。引

40、腳只從封裝的一個側(cè)面引出，排列成一條直線，引腳中心距通常為2.54mm，引腳數(shù)最多為二三十，當裝配到印刷基板上時封裝呈側(cè)立狀。其吸引人之處在于只占據(jù)很少的電路板面積，然而在某些體系中，封閉式的電路板限制了SIP封裝的高度和應用，加上沒有足夠的引腳，性能不能令人滿意。多數(shù)為定制產(chǎn)品，它的封裝形狀還有ZIP和SIPH。 引腳在兩端的封裝形式大概又可分為雙列直插式封裝、Z形雙列直插式封裝和收縮型雙列直插式封裝等。 雙列直插式封裝DIP。絕大多數(shù)中小規(guī)模集成電路均采用這種封裝形式，其引腳數(shù)一般不超過100。DIP封裝的芯片有兩排引腳，分布于兩側(cè)，且呈直線平行布置，引腳間距為2.54

41、mm，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當然，也可以直接插在有一樣焊孔數(shù)和幾何排列的電路板上進行焊接。此封裝的芯片在從芯片插座上插拔時應特別小心，以免損壞管腳。它的封裝結(jié)構(gòu)形式有：多層瓷雙列直插式DIP、單層瓷雙列直插式DIP、引線框架式DIP等。此封裝具有以下特點：適合在印刷電路板(PCB)上穿孔焊接，操作方便。芯片面積與封裝面積之間的比值較大，故體積也較大。除其外形尺寸與引腳數(shù)之外，并無其他特殊要求。帶散熱片的雙列直插式封裝DIPH主要是為功耗大于2W的器件增加的。Z形雙列直插式封裝ZIP。它與DIP并無實質(zhì)區(qū)別，只是引腳呈Z狀排列，其目的是為了增加引腳的數(shù)量，而引腳的間距仍為2.54

42、mm。瓷Z形雙列直插式封裝CZIP與ZIP外形一樣，只是用瓷材料封裝。 收縮型雙列直插式封裝SKDIP。形狀與DIP一樣，但引腳中心距為1.778mm小于DIP(2.54mm)，引腳數(shù)一般不超過100，材料有瓷和塑料兩種。 引腳矩陣封裝PGA。它是在DIP的基礎上，為適應高速度、多引腳化(提高組裝密度)而出現(xiàn)的。此封裝其引腳不是單排或雙排，而是在整個平面呈矩陣排布，在芯片的外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列，與DIP相比，在不增加引腳間距的情況下，可以按近似平方的關系提高引腳數(shù)。根據(jù)引腳數(shù)目的多少，可以圍成2圈到5圈，其引腳的間距為2.54mm

43、，引腳數(shù)量從幾十到幾百。 (2)表面貼裝型表面貼片封裝是從引腳直插式封裝發(fā)展而來的，主要優(yōu)點是降低了PCB電路板設計的難度，同時它也大大降低了其本身的尺寸大小。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。表面貼片封裝根據(jù)引腳所處的位置可分為：Single-ended(引腳在一面)、Dual(引腳在兩邊)、Quad(引腳在四邊)、Bottom(引腳在下面)、BGA(引腳排成矩陣結(jié)構(gòu))與其他 ，Single-ended。此封裝形式的特點是引腳全部在一邊，而且引腳的數(shù)量通常比較少。它又可分為：導熱型，像常用的功率三極管，只有三個引腳排成一排，其上面有一個大的散熱片；

44、COF是將芯片直接粘貼在柔性線路板上(現(xiàn)有的用Flip-Chip技術(shù))，再經(jīng)過塑料包封而成，它的特點是輕而且很薄，所以當前被廣泛用在液晶顯示器(LCD)上，以滿足LCD分辨率增加的需要。其缺點一是Film的價格很貴，二是貼片機的價格也很貴。Dual。此封裝形式的特點是引腳全部在兩邊，而且引腳的數(shù)量不算多。它的封裝形式比較多，又可細分為SOT、SOP、SOJ、SSOP、HSOP與其他。 SOT系列主要有SOT-23、SOT-223、SOT25、SOT-26、SOT323、SOT-89等。當電子產(chǎn)品尺寸不斷縮小時，其部使用的半導體器件也必須變小，更小的半導體器件使得電子產(chǎn)品能夠更小、更輕

45、、更便攜，一樣尺寸包含的功能更多。SOT封裝既大大降低了高度，又顯著減小了PCB占用空間。小尺寸貼片封裝SOP。飛利浦公司在上世紀70年代就開發(fā)出小尺寸貼片封裝SOP，以后逐漸派生出SOJ(J型引腳小外形封裝)、TSOP(薄小外形封裝)、VSOP(甚小外形封裝)、SSOP(縮小型SOP)、TSSOP(薄的縮小型SOP)與SOT(小外形晶體管)、SOIC(小外形集成電路)等。SOP引腳數(shù)在幾十個之。薄型小尺寸封裝TSOP。它與SOP的最大區(qū)別在于其厚度很薄，只有1mm，是SOJ的1/3；由于外觀輕薄且小，適合高頻使用。它以較強的可操作性和較高的可靠性征服了業(yè)界，大部分的SDRAM存芯片都是采用此

46、TSOP封裝方式。TSOP存封裝的外形呈長方形，且封裝芯片的周圍都有I/O引腳。在TSOP封裝方式中，存顆粒是通過芯片引腳焊在PCB板上的，焊點和PCB板的接觸面積較小，使得芯片向PCB板傳熱相對困難。而且TSOP封裝方式的存在超過150MHz后，會有很大的信號干擾和電磁干擾。J形引腳小尺寸封裝SOJ。引腳從封裝主體兩側(cè)引出向下呈J字形，直接粘著在印刷電路板的表面，通常為塑料制品，多數(shù)用于DRAM和SRAM等存LSI電路，但絕大部分是DRAM。用SOJ封裝的DRAM器件很多都裝配在SIMM上。引腳中心距1.27mm，引腳數(shù)從20至40不等。四邊引腳扁平封裝QFP。QFP是由SOP發(fā)展而來，其外

47、形呈扁平狀，引腳從四個側(cè)面引出，呈海鷗翼(L)型，鳥翼形引腳端子的一端由封裝本體引出，而另一端沿四邊布置在同一平面上。它在印刷電路板(PWB)上不是靠引腳插入PWB的通孔中，所以不必在主板上打孔，而是采用SMT方式即通過焊料等貼附在PWB上，一般在主板表面上有設計好的相應管腳的焊點，將封裝各腳對準相應的焊點，即可實現(xiàn)與主板的焊接。因此，PWB兩面可以形成不同的電路，采用整體回流焊等方式可使兩面上搭載的全部元器件一次鍵合完成，便于自動化操作，實裝的可靠性也有保證。這是目前最普遍采用的封裝形式。 此種封裝引腳之間距離很小、管腳很細，一般大規(guī)模或超大規(guī)模集成電路采用這種封裝形式。其引腳數(shù)一

48、般從幾十到幾百，而且其封裝外形尺寸較小、寄生參數(shù)減小、適合高頻應用。該封裝主要適合用SMT表面安裝技術(shù)在PCB上安裝布線。但是由于QFP的引線端子在四周布置，且伸出PKG之外，若引線間距過窄，引線過細，則端子難免在制造與實裝過程中發(fā)生變形。當端子數(shù)超過幾百個，端子間距等于或小于0.3mm時，要精確地搭載在電路圖形上，并與其他電路組件一起采用再流焊一次完成實裝，難度極大，致使價格劇增，而且還存在可靠性與成品率方面的問題。采用J字型引線端子的PLCC等可以緩解一些矛盾，但不能從根本上解決QFP的上述問題。由QFP衍生出來的封裝形式還有LCCC、PLCC以與TAB等。 此封裝的基材有瓷、金

49、屬和塑料三種。從數(shù)量上看，塑料封裝占絕大部分，當沒有特別表示出材料時，多數(shù)情況為塑料QFP。塑料QFP是最普與的多引腳LSI封裝。QFP封裝的缺點是：當引腳中心距小于0.65mm時，引腳容易彎曲。為了防止引腳變形，現(xiàn)已出現(xiàn)了幾種改進的QFP品種。塑料四邊引腳扁平封裝PQFP。芯片的四周均有引腳，其引腳數(shù)一般都在100以上，而且引腳之間距離很小，管腳也很細，一般大規(guī)?；虺笠?guī)模集成電路采用這種封裝形式。用這種形式封裝的芯片，必須采用表面安裝設備技術(shù)(SMT)將芯片邊上的引腳與主板焊接起來。PQFP封裝適用于SMT表面安裝技術(shù)在PCB上安裝布線，適合高頻使用，它具有操作方便、可靠性高、芯片面積與封裝面積比值較小等優(yōu)點。帶引腳的塑料芯片載體PLCC。它與LCC相似，只是引腳從封裝的四個側(cè)面引出，呈丁字形，是塑料制品。引腳中心距1.27mm，引腳數(shù)從18到84。J形引腳不易變形，比QFP容易操作，但焊接后的外觀檢查較為困難。它與LCC封裝的區(qū)別僅在于前者用塑料，后者用瓷，但現(xiàn)在已經(jīng)出現(xiàn)用瓷制作的J形引腳封裝和用塑料制作的無引腳封裝。