實(shí)驗(yàn)2 組合邏輯電路的分析和設(shè)計(jì)_第1頁
實(shí)驗(yàn)2 組合邏輯電路的分析和設(shè)計(jì)_第2頁
實(shí)驗(yàn)2 組合邏輯電路的分析和設(shè)計(jì)_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

實(shí)驗(yàn)二 組合電路的分析和設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、掌握組合邏輯電路的實(shí)驗(yàn)分析及設(shè)計(jì)方法。 2、驗(yàn)證并實(shí)現(xiàn)半加器和全加器的邏輯功能。 二、預(yù)習(xí)要求1、組合邏輯電路的分析方法及設(shè)計(jì)方法。 2、半加器、全加器的工作原理。 三、實(shí)驗(yàn)內(nèi)容1、分析圖1所示的組合邏輯電路。 圖1（1）寫出對應(yīng)的邏輯表達(dá)式及邏輯功能。邏輯表達(dá)式： Y=邏輯功能：（2）在EWB 中，用7400實(shí)現(xiàn)圖1所示邏輯電路，參考電路圖如下： 圖2（3）將Initial 和Final 分別設(shè)置為“0000”和“0003”，“Frequency ”的單位設(shè)置為“Hz ”。 “Pattern ”設(shè)置為“Up counter”。單擊“step ”，觀察輸出，記錄在表1中。表1 組合電路分析 驗(yàn)證結(jié)果是否正確。2、 用異或門（7486）和與非門（7400）設(shè)計(jì)一個(gè)1位半加器。 （1）寫出邏輯表達(dá)式，畫出邏輯電路圖。（2）在EWB 中實(shí)現(xiàn)對應(yīng)電路，填寫下表并驗(yàn)證結(jié)果。表中A 、B 為加數(shù)，Y 為和。表2 半加器 3、用異或（7486）、與或非門（7455）和與非門（7400）設(shè)計(jì)一個(gè)1位全加器。 （1）寫出邏輯表達(dá)式，畫出邏輯電路圖。（2）在EWB 中實(shí)現(xiàn)對應(yīng)電路圖，填寫下表并驗(yàn)證結(jié)果。表中A 、B 為加數(shù)，C 為低位進(jìn)位，S 為和，C 為高

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論