計(jì)算機(jī)組成原理期末復(fù)習(xí)+內(nèi)容總結(jié)文件

1、1、基本概念硬件： 是指可以看得見、摸得著的物理設(shè)備（部件）實(shí)體，一般 講硬件還應(yīng)包括將各種硬件設(shè)備有機(jī)組織起來的體系結(jié)構(gòu)。軟件： 程序（代碼）+數(shù)據(jù)+文檔。由兩部分組成，算機(jī)硬件能完成運(yùn)算和控制功能的有關(guān)計(jì)算機(jī)指令和數(shù)據(jù)定義與軟件開發(fā)、過程管理、運(yùn)行、維護(hù)、使用和培訓(xùn)等有關(guān)的文檔料。其寫入的軟件稱為固件。固件是介于硬件和軟件之間的一種形結(jié)合的十分復(fù)雜的整體。在了解、分析、設(shè)計(jì)計(jì)算機(jī)系統(tǒng)時(shí)，人們往往采用分層（分級）的方法，即將一個(gè)復(fù)雜的系統(tǒng)劃分為若第一章計(jì)算機(jī)系統(tǒng)概論的組合，即機(jī)器可執(zhí)行的程序及有關(guān)數(shù)據(jù)；是機(jī)器不可執(zhí)行的，固件： 將軟件寫入只讀存儲器ROM中，稱為固化。只讀存儲器及態(tài)，從物理形

2、態(tài)上看是硬件，而從運(yùn)行機(jī)制上看是軟件。計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)：現(xiàn)代計(jì)算機(jī)系統(tǒng)是由硬件、軟件有機(jī)語言的角度劃分的計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)。個(gè)層次， 即計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)最常見的是從計(jì)算機(jī)編程的功能抽象出來，使用戶擺脫具體物理機(jī)細(xì)節(jié)的束縛。2、計(jì)算機(jī)的性能指標(biāo)。量，用bps度量。2響應(yīng)時(shí)間 ：表征從輸入有效到系統(tǒng)產(chǎn)生響應(yīng)之間的時(shí)間度量，用時(shí)間單位來度量。比率，用百分比表示。6存儲器容量 ：存儲器中所有存儲單元 （通常是字節(jié)） 的總數(shù)目， 通常用KBMB、GB、TB來表示。虛擬計(jì)算機(jī)： 是指通過配置軟件擴(kuò)充物理機(jī)（硬件/固件實(shí)現(xiàn)）功能以后所形成的一臺計(jì)算機(jī)，而物理機(jī)并不具備這種功能。擬機(jī)概念是計(jì)算機(jī)分析設(shè)

3、計(jì)中的它將提供給用戶1吞吐量 ：表征臺計(jì)算機(jī)在某一時(shí)間間隔內(nèi)能夠處理的信息3利用率 ：在給定的時(shí)間間隔內(nèi)，系統(tǒng)被實(shí)際使用的時(shí)間所在的4處理機(jī)字長 ：常稱機(jī)器字長，指處理機(jī)運(yùn)算中次能夠完成進(jìn)制運(yùn)算的位數(shù)，如32位機(jī)、64位機(jī)。5總線寬度 ：般指CPU從運(yùn)算器與存儲器之間進(jìn)行互連的內(nèi)部7存儲器帶寬 ：單位時(shí)間內(nèi)從存儲器讀出的二進(jìn)制數(shù)信息量， 般用B/s（字節(jié)/秒）表示。8主頻/時(shí)鐘周期 ：CPU的工作節(jié)拍受主時(shí)鐘控制，按照規(guī)定在不斷產(chǎn)生固定頻率的時(shí)鐘信號。主頻（主時(shí)鐘的頻率）度量單位 是MHZ GHZ時(shí)鐘周期（主頻的倒數(shù)）度量單位是微秒、納秒。9 CPU執(zhí)行時(shí)間：表示CPU執(zhí)行一段程序所占用的CP

4、U時(shí)間，可用下式計(jì)算CPU時(shí)間=CPU時(shí)鐘周期數(shù)X CPU寸鐘周期長。10 CP：I執(zhí)行一條指令所需要的平均時(shí)鐘周期數(shù)，可用下式計(jì)算CPI=執(zhí)行某段程序所需的CPU時(shí)鐘周期數(shù)/該程序包含的指令條數(shù)。MIPS二指令條數(shù)/（程序執(zhí)行時(shí)間X106）12 FLOPS平均每秒執(zhí)行浮點(diǎn)操作的次數(shù)，用來衡量機(jī)器浮點(diǎn)操作的性能，用下式計(jì)算FLOPS程序中的浮點(diǎn)操作次數(shù)/程序執(zhí)行時(shí)間（秒）3、計(jì)算機(jī)硬件系統(tǒng)的概念性結(jié)構(gòu)，各個(gè)部分的作用。1）計(jì)算機(jī)硬件系統(tǒng)由運(yùn)算器、控制器、內(nèi)存儲器、輸入設(shè)備、某個(gè)時(shí)間段做什么（從什么時(shí)候開始、多長時(shí)間完成），主時(shí)鐘11 MIP：S平均每秒執(zhí)行多少百萬條定點(diǎn)指令數(shù)，用下式計(jì)算輸出設(shè)

5、備五大部分構(gòu)成，般還要包括它們之間的連接結(jié)構(gòu)線結(jié)構(gòu)）；2）將運(yùn)算器、控制器、若干的寄存器集成在一個(gè)硅片上，稱為中央處理器CPU；（4）概念性結(jié)構(gòu)如下圖所示;操作控制、時(shí)間（時(shí)序）控制。基本任務(wù)如下:從內(nèi)存儲器中按一定順序取指令 譯碼（翻譯）、產(chǎn)生控制信號 控制取操作數(shù)（源操作數(shù)、目的操作數(shù)） 控制執(zhí)行（運(yùn)算）控制保存結(jié)果通路組成。實(shí)現(xiàn)數(shù)據(jù)的加工和處理（算術(shù)運(yùn)算、邏輯運(yùn)算、移位 運(yùn)算、關(guān)系（比較）運(yùn)算、位運(yùn)算）（7）存儲器的作用：存儲程序和數(shù)據(jù)，記憶部件;（8）適配器的作用：在主機(jī)與I/O設(shè)備之間起數(shù)據(jù)緩沖、地址識別、信號轉(zhuǎn)換等;（3）由于輸入設(shè)備、輸出設(shè)備與CPU內(nèi)存的處理速度差異，所以輸入、

6、輸出設(shè)備通過適配器與總線、CPU內(nèi)存連接;運(yùn)算器VCPU存儲器適配器控制器寄存器組（5）控制器的作用有三個(gè)方面:存儲程序控制方式（指令控制）、（6）運(yùn)算器的作用：由算術(shù)邏輯運(yùn)算部件ALU寄存器、數(shù)據(jù)9）總線的作用：多個(gè)部件分時(shí)共享的信息傳送通路，用來連接多個(gè)部件并為之提供信息傳輸交換服務(wù)。注：后續(xù)章節(jié)還會(huì)逐步擴(kuò)充）定送給運(yùn)算器。5、馮諾依曼計(jì)算機(jī)的技術(shù)特點(diǎn)由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部分構(gòu)成計(jì)算機(jī)硬件系統(tǒng)概念結(jié)構(gòu)；采用二進(jìn)制代碼表示數(shù)據(jù)和指令； 采用存儲程序控制方式（指令驅(qū)動(dòng)）4、指令流、 數(shù)據(jù)流？計(jì)算機(jī)如何區(qū)分指令和數(shù)據(jù)？指令流：在取指周期中從內(nèi)存中讀出的信息流稱為指令流

7、，它通過總線、CPU內(nèi)部數(shù)據(jù)通路流向控制器。數(shù)據(jù)流：在執(zhí)行周期中從內(nèi)存中讀出的信息流稱為數(shù)據(jù)流，它通過總線、CPU內(nèi)部數(shù)據(jù)通路流向運(yùn)算器。從時(shí)間來說，取指令事件發(fā)生在取指周期（取指令階段），取數(shù)據(jù)事件發(fā)生在執(zhí)行周期（執(zhí)行指令階段）；從空間（處理部件）來說，指令一定送給控制器，數(shù)據(jù)第運(yùn)算方法和運(yùn)算器+1271原碼、補(bǔ)碼、反碼、移碼的求法及表示范圍(1)首先應(yīng)明確機(jī)器字長;(2)原碼、補(bǔ)碼、反碼、移碼的求法;(3)表示范圍;機(jī)器字長=8機(jī)器字長=16定點(diǎn)小數(shù)定點(diǎn)整數(shù)定點(diǎn)小數(shù)定點(diǎn)整數(shù)原-(1-2-127-(1-2-32767-7)-15)丿-7、)-15、)碼至至至至+(1-2+127+(1-2+3

8、2767-7)-15)-7)-15)-1)-128-1)-32768卜碼至至至至-7-15+(1-2)+ 127+(1-2)+32767反-(1-2-127-(1-2-32767-7)-15)-7)-15)碼至至至至+(1-2+127+(1-2+32767-7)-15)-7)-15)-128- - 1- - 3276移-第運(yùn)算方法和運(yùn)算器+127+(1-2-7)-7)至至至至碼+(1-2-15)-15)+327672、補(bǔ)碼加減法運(yùn)算，加法運(yùn)算溢出檢測。補(bǔ)碼加法運(yùn)算規(guī)則變形補(bǔ)碼表示法00表示正數(shù)11表示負(fù)數(shù)變形補(bǔ)碼運(yùn)算：規(guī)則同補(bǔ)碼加減法運(yùn)算規(guī)則，雙符號位數(shù)值化、參加運(yùn)算。(5)加法運(yùn)算溢出檢測1

9、)單符號位法2)雙符號位法參見例題、習(xí)題3、并行加法器的進(jìn)位方法及邏輯表達(dá)式直接從全加器的進(jìn)位公式推導(dǎo)。(2)補(bǔ)碼減法運(yùn)算規(guī)則串行進(jìn)位： 某位的運(yùn)算必須等到下一位的進(jìn)位傳遞來以后， 才能開始。也就是進(jìn)位從最低位向最高位逐級傳遞，速度慢。(2)C1=G0+P0C0C2=G1+P1C1C3=G2+P2C2C4=G3+P3C33）并行進(jìn)位：所有進(jìn)位可以同時(shí)產(chǎn)生，實(shí)際上只依賴于數(shù)位C0。C1=G0+P0C0C2=G1+P1G0+P1P0C0C3=G2+P1G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0其中G0=A0B0P0=A0+B0G1

10、=A1B1P1=A1+B1G2=A2B2P2=A2+B2G3=A3B3P3=A3+B3Gi:進(jìn)位產(chǎn)生函數(shù)，表示兩個(gè)數(shù)位都為Pi:進(jìn)位傳遞函數(shù)，表示某位上的兩個(gè)數(shù)位有一個(gè)為如果來自低位的進(jìn)位為1，則肯定會(huì)產(chǎn)生進(jìn)位。1，4、浮點(diǎn)加減法運(yùn)算方法。比較階碼大小、對階 尾數(shù)加減法運(yùn)算 規(guī)格化處理 尾數(shù)舍入處理 溢出判斷參見例題、習(xí)題5、流水線原理、時(shí)鐘周期確定、時(shí)間公式、加速比、時(shí)空(1)把一個(gè)任務(wù)分割為一系列的子任務(wù)，使各子任務(wù)在流水線中時(shí)間重疊、并行執(zhí)行。過程段Si之間重疊執(zhí)行。(2)時(shí)鐘周期的確定所有Si中執(zhí)行時(shí)間最大者，參見例232。(3)時(shí)間公式(理想)(K+( n-1)TI IJ(4)加速比

11、當(dāng)任務(wù)數(shù)很大時(shí)，采用一個(gè)任務(wù)的完成時(shí)間相比，參見例232(5)流水線時(shí)空圖CSAJ MI I J J時(shí)CSJ J JN-T-Zi1 1A；J;*cIf 厶1 1 X:J:c1 1 1 15JNI*/;* * * - ；Ct t-5J J. .J N H 現(xiàn)洛化：/-階碼比扶I引陽皺作第三章 存儲系統(tǒng)1、基本概念TB。時(shí)間，故稱為存取時(shí)間運(yùn)算器。存儲器帶寬： 單位時(shí)間里存儲器可以存取的信息量，通常用位 秒、字節(jié)/秒表示。2、存儲器的分級結(jié)構(gòu)。存儲器中要求同時(shí)兼顧這三個(gè)方面的要求是困難的。存儲容量：指一個(gè)存儲器中可以容納的存儲單元總數(shù)典型的存儲單元存放一個(gè)字節(jié)，因此通常用字節(jié)數(shù)來表示，KB、MB、

12、GB、存取時(shí)間： 讀操作時(shí)間指 指一次讀操作命令發(fā)出到該操作完成、據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的時(shí)間。通常寫操作時(shí)間等于讀操作存取周期： 也稱讀寫周期，指連續(xù)啟動(dòng)兩次讀/寫操作所需間隔的最小時(shí)間。 通常存儲周期略大于存取時(shí)間，因?yàn)閿?shù)據(jù)讀出到總，還需要經(jīng)過數(shù)據(jù)總線、CPU內(nèi)部數(shù)據(jù)通路傳遞給控制器對存儲器的要求是容量大、速度快、 成本低，但是在一個(gè)級存儲器體系結(jié)構(gòu)，即高速緩沖存儲器、主存儲器和外存儲 器。為了解決這方面的矛盾，目前在計(jì)算機(jī)系統(tǒng)中通常采用多必須調(diào)入內(nèi)存后才能為CPU進(jìn)行處理1）高速緩沖存儲器：高速小容量半導(dǎo)體存儲器，強(qiáng)調(diào)快速存取指令和數(shù)據(jù)；計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)。 要求選取適當(dāng)?shù)?/p>

13、存儲容 量和存取周期，使它能容納系統(tǒng)的核心軟件和較多的用戶程序；以滿足計(jì)算機(jī)的大容量存儲要求，用來存放系統(tǒng)程序、應(yīng)用 程序、數(shù)據(jù)文件、數(shù)據(jù)庫等。3、主存儲器的邏輯設(shè)計(jì)。第一步：根據(jù)設(shè)計(jì)容量、 提供的芯片容量構(gòu)建地址空間分布圖似搭積木），可能需要字、位擴(kuò)展；第三步： 寫出各片組的片選邏輯表達(dá)式第四步：按三總線分析CPU和選用存儲器芯片的數(shù)據(jù)線、CPU能直接訪問高速緩沖存儲器cache和內(nèi)存；外存信息2）主存儲器：介于cache與外存儲器之間，用來存放3）外存儲器： 大容量輔助存儲器，強(qiáng)調(diào)大的存儲容量，第二步： 用進(jìn)制寫出連續(xù)的地址空間范圍；地址線、CPU與存儲器的連接。第五步：設(shè)計(jì)CPU與存儲器

14、連接的邏輯結(jié)構(gòu)圖。參見例題、習(xí)題順序存儲器：mTeach啲基本原理:圖3.32 cache原理圖度不匹配而采用的一項(xiàng)重要技術(shù)。主存和cache均按照約定長度劃分為若干塊;4、順序存儲器和交叉存儲器的定量分析交叉存儲器： 可以使用流水線存取，T+（m-1T參見例題、習(xí)5、咼速緩沖存儲器cache的基本原理，cache命中率相關(guān)計(jì)算each是種咼速緩沖存儲器，為了解決CPU和主存之間速r地址比線! 曜慶）CAM.T-當(dāng)CPU訪問主存時(shí)，同時(shí)輸出物理地址給主存、相聯(lián)存儲器個(gè)數(shù)據(jù)塊調(diào)入到cache中,則將數(shù)據(jù)塊地址（塊編號）存放到相聯(lián)存儲器CAM中，將數(shù)據(jù)塊內(nèi)容存放在cache中；CAM,控制邏輯判斷

15、所訪問的塊是否在cache中：若不在，則未命中，CPU直接訪問主存，并將該單元所在數(shù)據(jù)塊交換到cache中O總體提高訪存速度。cache命中率相關(guān)計(jì)算:命中率 主存/cache系統(tǒng)平均訪問時(shí)間 訪問效率 參加例題、習(xí)題。若在，則命中，CPU直接訪問cache基于程序和數(shù)據(jù)的局部性訪問原理，通過cache和主存之間的動(dòng)態(tài)數(shù)據(jù)塊交換，盡量爭取CPU訪存操作在cache命中，從而第四章 指令系統(tǒng)1、基本概念的指令系統(tǒng)。 指令系統(tǒng)是表征一臺計(jì)算機(jī)性能的重要因素， 式與功能直接影響機(jī)器的硬件結(jié)構(gòu)、軟件、適用范圍等。尋址方式： 告訴計(jì)算機(jī)如何獲取指令和運(yùn)算所需要的操作數(shù)部寄存器的編號。CISC指令條數(shù)多、

16、結(jié)構(gòu)形式復(fù)雜多樣、尋址方式種類繁多、功算機(jī)的研制周期長，難以保證正確性，不易調(diào)試、維護(hù)，大量使 用頻率很低的復(fù)雜指令浪費(fèi)了系統(tǒng)硬件資源。RISC選取使用頻率最高的一些簡單指令，指令條數(shù)少，復(fù)雜功能通過宏指令實(shí)現(xiàn)；指令長度、格式、結(jié)構(gòu)形式、尋址方式種類丿、指令系統(tǒng)： 一臺計(jì)算機(jī)中所有機(jī)器指令的集合，稱為這臺計(jì)算機(jī)如何提供將要執(zhí)行的指令所在存儲單元的物理地址；如何提供運(yùn)算所需要的操作數(shù)所在存儲單元的物理地址、或者操作數(shù)所在內(nèi)能復(fù)雜多樣、翻譯執(zhí)行效率低、很多指令難得用到。CISC使計(jì)少，翻譯執(zhí)行效率高；只有取數(shù)/存數(shù)指令訪問存儲器，其余指研制周期、易于保證正確性、調(diào)試、維護(hù)，系統(tǒng)硬件資源使用效 率高

17、。2、指令格式及尋址方式辨析參見例題、習(xí)題令的操作均在CPU內(nèi)部寄存器之間進(jìn)行。RISC可縮短計(jì)算機(jī)的第五章 中央處理器1、基本概念指令周期： 取出一條指令并執(zhí)行這條指令所需要的時(shí)間 微指令周期： 從控制存儲器中讀出一條微指令的時(shí)間加上執(zhí)行該 條微指令的時(shí)間。微命令： 控制部件通過控制線向執(zhí)行部件發(fā)送的各種控制信號操作命令。部件中最基本的、不可再分解的操作。微指令： 一組實(shí)現(xiàn)一定操作功能的微命令的組合形式，令。由操作控制和順序控制兩大部分組成。為取指令、指令譯碼、執(zhí)行、寫結(jié)果等幾個(gè)并行處理的過程段。2、CPU的功能。1）指令控制控制程序的執(zhí)行順序； 由于程序是一個(gè)指令序列，這些指令的相互順序不

18、能任意顛倒，必須嚴(yán)格按照程序規(guī)定的順序進(jìn)行。微操作： 執(zhí)行部件接收微命令以后所完成的操作，微操作是執(zhí)行稱為微指指令流水線：指指令執(zhí)行步驟的并行。將指令流的處理過程劃分2）操作控制控制器產(chǎn)生取指令、 執(zhí)行指令的所需要的全部操作控制信號，并依序送往相應(yīng)的部件， 從而控制這些部件按指令的要求完成規(guī) 定的動(dòng)作。3）時(shí)間控制對各種操作實(shí)施時(shí)間上的定時(shí)；中，各種指令的操作信號和整個(gè)執(zhí)行過程均受到時(shí)4）數(shù)據(jù)加工完成指令規(guī)定的運(yùn)算操作。3、根據(jù)給定的模型機(jī)和數(shù)據(jù)通路結(jié)構(gòu)，畫出指令周期流程1）根據(jù)模型機(jī)和數(shù)據(jù)通路結(jié)構(gòu)，分析指令周期流程。2）指令周期流程實(shí)際上是一個(gè)指令流、數(shù)據(jù)流在數(shù)據(jù)通路的流動(dòng)過程。參見例題、習(xí)

19、題。間的嚴(yán)格定時(shí)和事件先后順序控制應(yīng)在規(guī)定的時(shí)間點(diǎn)開始，規(guī)定的時(shí)間內(nèi)結(jié)束），以保證計(jì)算機(jī)有條不紊地自動(dòng)工作。4、微程序控制器的原理及組成框圖1）基本原理設(shè)計(jì)階段： 首先，根據(jù)CPU的數(shù)據(jù)通路結(jié)構(gòu)、指令操作定義等，畫出每條指令的指令周期流程圖（具體到每個(gè)時(shí)鐘周期、微 操作、微命令） 。然后，根據(jù)微指令格式、指令周期流程圖編寫 每條指令的微程序。最后，把整個(gè)指令系統(tǒng)的微程序（其中取指 令的微程序段是公用的）固化到控制存儲器中運(yùn)行階段： 首先，逐條執(zhí)行取指令公用微程序段，控制取指令操作。然后，根據(jù)指令的操作碼字段，經(jīng)過變換，找到該指令所對應(yīng)的特定微程序段，從控制存儲器中逐條取出微指令，微操作控制字段

20、，直接或經(jīng)過譯碼產(chǎn)生微命令（控制信號）（2）構(gòu)成框圖03 5.23微程序控制器原理框圖根據(jù)制相關(guān)部件完成指定的微操作。條微指令執(zhí)行以后，根據(jù)微地指令奇存器IR 0P宇段/地址憚碼微地址曲二竝豔移t: -1尸字段1 1控制？段J J控制存儲器ROM存放全部指令系統(tǒng)的微程序;條微指令地址；微命令寄存器uIR： 存放由控制存儲器讀出的一條微指令。=FALSE則uPC=uPC+,順序執(zhí)行；如果判斷條件P狀態(tài)條件=TRUE則uPC=根據(jù)策略形成新的微指令地址，程序轉(zhuǎn)移。5、流水線中資源相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān)問題。周期內(nèi)爭用同一個(gè)功能部件所發(fā)生的沖突。畢以后，才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相

21、關(guān)的。轉(zhuǎn)移類指令時(shí)，可能為順序取下條指令；也可能轉(zhuǎn)移到新的 目標(biāo)地址取指令。如果流水線順序取指令，而程序卻需要轉(zhuǎn) 移時(shí)，進(jìn)入流水線的指令并不是將要執(zhí)行的指令，或者轉(zhuǎn)移 的目標(biāo)指令可能還沒有進(jìn)入流水線，從而使流水線發(fā)生斷 流。地址轉(zhuǎn)移邏輯：根據(jù)指令寄存器IR的操作碼，定位到該指令對應(yīng)的微程序段，uPC初值；如果判斷條件p狀態(tài)條件資源相關(guān)： 是指多條指令進(jìn)入流水線后，在同一機(jī)器時(shí)鐘數(shù)據(jù)相關(guān)： 在一個(gè)程序中，如果必須等前一條指令執(zhí)行完控制相關(guān)： 控制相關(guān)沖突是由轉(zhuǎn)移類指令引起的當(dāng)執(zhí)行第六章 總線系統(tǒng)1、基本概念。總線： 總線是一組能為多個(gè)部件分時(shí)共享的信息傳送線， 接多個(gè)部件并為之提供信息交換通路。

22、總線仲裁： 當(dāng)總線上的多個(gè)主設(shè)備 （主方） 同時(shí)競爭使用總線時(shí)，主方），接管總線的控制權(quán)，傳送信息。在這種系統(tǒng)中，不需要統(tǒng)一的公共同步時(shí)鐘信號。事件持續(xù)的時(shí)間、一次總線操作的時(shí)間是不確定的2、總線接口的功能用來連必須通過總線仲裁部件，以某種方式和策略選擇其中個(gè)主設(shè)備總線同步定時(shí)： 在同步定時(shí)協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由公共的統(tǒng)一的總線同步時(shí)鐘信號來確定，所以總線中包含時(shí)鐘信號線。每個(gè)事件都必須在規(guī)定的時(shí)間點(diǎn)開始，并在規(guī)定的時(shí)間范圍內(nèi)結(jié)束。每個(gè)事件的持續(xù)時(shí)間、次總線操作的時(shí)間是確定的?？偩€異步定時(shí)： 在異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件什么時(shí)候結(jié)束，即建立在應(yīng)答式或互鎖

23、機(jī)制基1）控制接口依據(jù)CPU的指令信息控制外圍設(shè)備的動(dòng)作，如啟動(dòng)、關(guān)閉設(shè)備等。2）緩沖在為部設(shè)備和計(jì)算機(jī)系統(tǒng)其它部件之間用作為一個(gè)緩沖器，以補(bǔ)償各種設(shè)備在速度上的差異3）狀態(tài)接口監(jiān)視外部設(shè)備的工作狀態(tài)并保存狀態(tài)信息，狀態(tài)信息包進(jìn)行分析之用。4）轉(zhuǎn)換可以完成任何要求的數(shù)據(jù)轉(zhuǎn)換，以確保數(shù)據(jù)能在為部設(shè)備和5）整理可以完成一些特別的功能，如在批量數(shù)據(jù)傳輸時(shí)自動(dòng)修改字計(jì)數(shù)器、當(dāng)前內(nèi)存地址寄存器。6）程序中斷每當(dāng)外圍設(shè)備向CPU請求某種動(dòng)作時(shí)，接口即發(fā)送中斷請求信號給CPU申請中斷。括“ 準(zhǔn)備就緒 ”、“ 忙 ”、“錯(cuò)誤”等，供CPU詢問外部設(shè)備時(shí)CPU之間正確地傳送，如數(shù)據(jù)格式轉(zhuǎn)換、并-串轉(zhuǎn)換等。3、多

24、總線結(jié)構(gòu)辨析馬6 15多總線結(jié)構(gòu)欄圖位數(shù)據(jù)線、32位數(shù)據(jù)線、同步定時(shí)總線PCI總線：與處理器無關(guān)的高速外圍總線，連接高速的設(shè)備，32/64位數(shù)據(jù)線、32位地址線、同步定時(shí)、集中仲裁、猝 發(fā)傳送。LAGACY總線：遺留總線， 可以是ISA EISA MCA等傳統(tǒng)總線，連接中、低速設(shè)備，保護(hù)用戶以前的投資。HOSI.- 1卩CI I殳茁p匚li戈鬲1 = ?.HOST r;11i1iL -=1Ml皂紋處理器cachecjchc忙存弓cache杠M器iPCI IMW總線聽i 片 -I I fcbfcb 1111 打:設(shè)崙1.(11.(1打;進(jìn)冷RAM；I. (Ji i衛(wèi)圣1 MA( YLAGACY4

25、 4 L LLAGAC Y J (ISA.HIS A, Ml APCIPCJ；I Lt 苗HOST總線：宿主總線，連接多CPU cache主存、北橋。64PCIHOST橋（北橋）、PCI/LAGAC橋（南橋）、PCI/PCI橋。橋的作用:（1）連接兩條總線，使彼此相互通信;2）總線轉(zhuǎn)換部件，可以把一條總線上的地址空間映射到另?xiàng)l總線的地址空間上， 從而使系統(tǒng)中任意一個(gè)總線上的主設(shè)備 都能看到同樣的一份地址表；3）信號緩沖、電平轉(zhuǎn)換、控制邏輯轉(zhuǎn)換等。橋的分類:第八章 輸入輸1、基本概念。控制權(quán)，CPU繼續(xù)獲得總線控制權(quán)I/O設(shè)備每準(zhǔn)備好發(fā)送/接收個(gè)數(shù)據(jù)后，由DMA控制器向CPU申請獲得一個(gè)總線周期

26、的控制方式。機(jī)實(shí)現(xiàn)的），它有自己的指令和程序（通道指令、通道程序）專門負(fù)責(zé)數(shù)據(jù)輸入/輸出的傳輸控制，而CPU將“傳輸控制外圍處理機(jī)方式PPU PPU基本上是獨(dú)立于主機(jī)工作的，它有自己的指令系統(tǒng)，完成算術(shù)/邏輯運(yùn)算，讀/寫主存儲器，與外設(shè)交DMA周期挪用：也稱周期竊取，CPU響應(yīng)DMA請求、初始化DMA控制器之后，I/O設(shè)備去做準(zhǔn)備，DMA控制器并不立即獲得總線權(quán)，傳輸一個(gè)字?jǐn)?shù)據(jù)，然后釋放總線控制權(quán)交給CPU，I/O設(shè)備DMA數(shù)據(jù)傳送過程中，CPU和DMA控制器交替控制總線， 可以充分發(fā)揮CPU和內(nèi)存的效率，DMA廣泛采用的通道： 通道是一個(gè)特殊功能的處理器（基于微處理器CPU單片”的功能下放給

27、通道后只負(fù)責(zé) “ 數(shù)據(jù)處理 ” 功能CPU和通道分時(shí)使用系統(tǒng)總線和存儲器，實(shí)現(xiàn)了CPU內(nèi)部運(yùn)算與I/O設(shè)備的并行工作換信息等。PPU的結(jié)構(gòu)更接近一臺計(jì)算機(jī)、或者就是一臺通用計(jì)算機(jī)，一般稱為前置機(jī)。在一些大型高效率的計(jì)算機(jī)系統(tǒng)中，可 以設(shè)置多臺PPU分別承擔(dān)I/O控制、通信、維護(hù)診斷等任務(wù)。2、多級中斷處理過程。(1)中斷請求獲取請求。(2)決定是否響應(yīng)中斷請求求。中斷響應(yīng)，沿著指定優(yōu)先級的菊花鏈，尋找中斷優(yōu)先 級排隊(duì)零 路與中 控制邏輯CPUCPU高W-2 2級IRIR優(yōu)先權(quán)低11 1級IRIR i i111 * 1 10 0級IRIRRMPI14=*4=*-1 14=*4=*-1 1i囪g*

28、3CPU在一條指令執(zhí)行完畢后，即轉(zhuǎn)入公操作， 查詢是否有中斷優(yōu)先級排隊(duì):中斷優(yōu)先級排隊(duì)電路決定是否響應(yīng)該級中斷請L低(3)中斷周期斷點(diǎn)地址進(jìn)入堆棧;狀態(tài)寄存器進(jìn)入堆棧；不予響應(yīng)，開放本級以上的中斷請求）4）中斷處理：保護(hù)現(xiàn)場； 中斷處理（設(shè)備服務(wù)）恢復(fù)現(xiàn)場；中斷返回，即狀態(tài)寄存器、斷點(diǎn)地址從堆棧中出棧，斷點(diǎn)地址送PC。3、Pentium采用向量中斷法，中斷源、中斷向量表、中斷服務(wù)子程序入口地址的形成過程。指令給出：如軟件中斷指令I(lǐng)NT n中的n即為中斷向量接口提供： 可屏蔽中斷是CPU接收外部中斷控制器由數(shù)據(jù)總線送來的中斷向量號；非屏蔽中斷的向量號是固定的關(guān)中斷，即修改中斷屏蔽寄存器IM（本級

29、及以下的中斷請求形成中斷服務(wù)子程序入口地址，改變PC。開中斷，即修改中斷屏蔽寄存器IM；口.號。在CPU內(nèi)部形成。CPU自動(dòng)指定： 識別錯(cuò)誤、故障現(xiàn)象、中斷產(chǎn)生條件自動(dòng)(4N+1 4N戸(IP)、(4N+3 4N+2戸(CS；將256斷源的中斷服務(wù)子程序入口地址集中保存在OOOOOH-OO3FRH 1K區(qū)域中，稱為中斷向量表IVT。1) 獲取中斷向量號N;2) 根據(jù)N查中斷向量表IVT;3)4) 中斷服務(wù)子程序入口地址為：24*(CS)+(IP)。4、DMA基本操作過程。(1)外圍設(shè)備發(fā)出DMA請求;(2)CPU在指令執(zhí)行公操作期間，查詢是否有DMA請求，決定是否響應(yīng)設(shè)備的DMA請求；若響應(yīng)請求，把CPU工作改成DMA操作方式，CPU初始化DMA控制器(內(nèi)存起始地址、 字個(gè)數(shù))，DMA控制器從CPU接管總線控制權(quán);(3) DMA控制器 負(fù)責(zé)執(zhí)行一個(gè)個(gè)數(shù)據(jù)傳送操作；修改內(nèi)存地址指針、計(jì)數(shù);數(shù)據(jù)塊傳送結(jié)束時(shí)以中斷方式向CPU扌報(bào)告;(4) CPU響應(yīng)DMA傳送結(jié)束的中斷請求，善后處理，收回總線控制權(quán)，一次DMA傳送操作結(jié)束(5)將外圍設(shè)備的中斷請求和通道本身的中斷請求，時(shí)報(bào)告CPU。5、通道的功能。(1)CPU執(zhí)行I/O指令，通道接收來自CPU輸出的地址信息、控制信息，按指令要求與指