第四章存儲(chǔ)器97348ppt課件

1、4.1 概述概述4.2 主存儲(chǔ)器主存儲(chǔ)器4.3 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器4.4 輔助存儲(chǔ)器輔助存儲(chǔ)器一、存儲(chǔ)器分類一、存儲(chǔ)器分類1. 按存儲(chǔ)介質(zhì)分類按存儲(chǔ)介質(zhì)分類(1) 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器(2) 磁表面存儲(chǔ)器磁表面存儲(chǔ)器(3) 磁芯存儲(chǔ)器磁芯存儲(chǔ)器(4) 光盤存儲(chǔ)器光盤存儲(chǔ)器易失易失TTL 、MOS磁頭、載磁體磁頭、載磁體硬磁材料、環(huán)狀元件硬磁材料、環(huán)狀元件激光、磁光材料激光、磁光材料非非易易失失(1) 存取時(shí)間與物理地址無關(guān)隨機(jī)訪問）存取時(shí)間與物理地址無關(guān)隨機(jī)訪問） 順序存取存儲(chǔ)器順序存取存儲(chǔ)器 磁帶磁帶2. 按存取方式分類按存取方式分類(2) 存取時(shí)間與物理地址有關(guān)串行訪問）存取

2、時(shí)間與物理地址有關(guān)串行訪問） 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器 只讀存儲(chǔ)器只讀存儲(chǔ)器 直接存取存儲(chǔ)器直接存取存儲(chǔ)器 磁盤磁盤在程序的執(zhí)行過程中在程序的執(zhí)行過程中 可可 讀讀 可可 寫寫在程序的執(zhí)行過程中在程序的執(zhí)行過程中 只只 讀讀磁盤、磁帶、光盤磁盤、磁帶、光盤 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器Cache）Flash Memory存存儲(chǔ)儲(chǔ)器器主存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器輔助存儲(chǔ)器MROMPROMEPROMEEPROMRAMROM靜態(tài)靜態(tài) RAM動(dòng)態(tài)動(dòng)態(tài) RAM3. 按在計(jì)算機(jī)中的作用分類按在計(jì)算機(jī)中的作用分類易失易失非易失非易失非易失非易失非易失非易失高高低低小小大大快快慢慢輔存輔存寄存器寄存器緩存緩存主存主

3、存磁盤磁盤光盤光盤磁帶磁帶光盤光盤磁帶磁帶速度速度容量容量 價(jià)格價(jià)格 位位1. 存儲(chǔ)器三個(gè)主要特性的關(guān)系存儲(chǔ)器三個(gè)主要特性的關(guān)系 二、存儲(chǔ)器的層次結(jié)構(gòu)二、存儲(chǔ)器的層次結(jié)構(gòu)CPUCPU主機(jī)主機(jī)緩存緩存CPU主存主存輔存輔存2. 緩存緩存 主存層次和主存主存層次和主存 輔存層次輔存層次緩存緩存主存主存輔存輔存主存主存虛擬存儲(chǔ)器虛擬存儲(chǔ)器10 ns20 ns200 nsms虛地址虛地址邏輯地址邏輯地址實(shí)地址實(shí)地址物理地址物理地址主存儲(chǔ)器主存儲(chǔ)器（速度）（速度）（容量）（容量）一、概述一、概述1. 主存的基本組成主存的基本組成存儲(chǔ)體存儲(chǔ)體驅(qū)動(dòng)器驅(qū)動(dòng)器譯碼器譯碼器MAR控制電路控制電路讀讀寫寫電電路路M

4、DR地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線讀讀寫寫2. 主存和主存和 CPU 的聯(lián)系的聯(lián)系MDRMARCPU主主 存存讀讀數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線寫寫 高位字節(jié)高位字節(jié) 地址為字地址地址為字地址 低位字節(jié)低位字節(jié) 地址為字地址地址為字地址設(shè)地址線設(shè)地址線 24 根根按按 字節(jié)字節(jié) 尋址尋址按按 字字 尋址尋址若字長為若字長為 16 位位按按 字字 尋址尋址若字長為若字長為 32 位位字地址字地址字節(jié)地址字節(jié)地址11109876543210840字節(jié)地址字節(jié)地址字地址字地址4523014203. 主存中存儲(chǔ)單元地址的分配主存中存儲(chǔ)單元地址的分配224 = 16 M8 M4 M(2) 存儲(chǔ)速度存

5、儲(chǔ)速度4. 主存的技術(shù)指標(biāo)主存的技術(shù)指標(biāo)(1) 存儲(chǔ)容量存儲(chǔ)容量(3) 存儲(chǔ)器的帶寬存儲(chǔ)器的帶寬主存主存 存放二進(jìn)制代碼的總位數(shù)存放二進(jìn)制代碼的總位數(shù) 讀出時(shí)間讀出時(shí)間 寫入時(shí)間寫入時(shí)間 存儲(chǔ)器的存儲(chǔ)器的 訪問時(shí)間訪問時(shí)間 存取時(shí)間存取時(shí)間 存取周期存取周期 讀周期讀周期 寫周期寫周期 連續(xù)兩次獨(dú)立的存儲(chǔ)器操作連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（讀或?qū)懰璧模ㄗx或?qū)懰璧?最小間隔時(shí)間最小間隔時(shí)間 位位/秒秒 存取周期存取周期 大于大于 存取時(shí)間存取時(shí)間芯片容量芯片容量二、半導(dǎo)體存儲(chǔ)芯片簡介二、半導(dǎo)體存儲(chǔ)芯片簡介1. 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯譯碼碼驅(qū)驅(qū)動(dòng)動(dòng)存存儲(chǔ)儲(chǔ)矩矩陣陣讀讀寫

6、寫電電路路1K4位位16K1位位8K8位位片選線片選線讀讀/寫控制線寫控制線地地址址線線數(shù)數(shù)據(jù)據(jù)線線地址線地址線（單向）（單向）數(shù)據(jù)線數(shù)據(jù)線（雙向）（雙向）104141138二、半導(dǎo)體存儲(chǔ)芯片簡介二、半導(dǎo)體存儲(chǔ)芯片簡介1. 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯譯碼碼驅(qū)驅(qū)動(dòng)動(dòng)存存儲(chǔ)儲(chǔ)矩矩陣陣讀讀寫寫電電路路片選線片選線讀讀/寫控制線寫控制線地地址址線線數(shù)數(shù)據(jù)據(jù)線線片選線片選線讀讀/寫控制線寫控制線（低電平寫（低電平寫 高電平讀）高電平讀）（允許讀）（允許讀）CSCEWE（允許寫）（允許寫）WEOE存儲(chǔ)芯片片選線的作用存儲(chǔ)芯片片選線的作用用用 16K 1位位 的存儲(chǔ)芯片組成的存儲(chǔ)芯片

7、組成 64K 8位位 的存儲(chǔ)器的存儲(chǔ)器 32片片當(dāng)?shù)刂窞楫?dāng)?shù)刂窞?65 535 時(shí)，此時(shí)，此 8 片的片選有效片的片選有效 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位0,015,015,70,7 讀讀/寫控制電路寫控制電路 地地址址譯譯碼碼器器 字線字線015168矩陣矩陣07D07D 位線位線 讀讀 / 寫選通寫選通A3A2A1A02. 半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1) 線選法線選法00000,00,7007D07D 讀讀 / 寫選通寫選通 讀讀/寫控制電路寫控制電路 用一根字用一根字線直接選線直接選中一個(gè)存中一個(gè)存儲(chǔ)

8、單元的儲(chǔ)單元的各位，結(jié)各位，結(jié)構(gòu)簡單，構(gòu)簡單，適用于容適用于容量不大的量不大的存儲(chǔ)芯片。存儲(chǔ)芯片。A3A2A1A0A40,310,031,031,31 Y 地址譯碼器地址譯碼器 X地地址址譯譯碼碼器器 3232 矩陣矩陣A9I/OA8A7A56AY0Y31X0X31D讀讀/寫寫(2) 重合法重合法00000000000,031,00,31I/OD0,0讀讀用矩陣的形式，選中行、用矩陣的形式，選中行、列，交叉點(diǎn)即為所要訪問列，交叉點(diǎn)即為所要訪問的存儲(chǔ)單元。的存儲(chǔ)單元。 三、隨機(jī)存取存儲(chǔ)器三、隨機(jī)存取存儲(chǔ)器 ( RAM ) 1. 靜態(tài)靜態(tài) RAM (SRAM) (1) 靜態(tài)靜態(tài) RAM 基本電路基

9、本電路A 觸發(fā)器非端觸發(fā)器非端1T4T觸發(fā)器觸發(fā)器5TT6、行開關(guān)行開關(guān)7TT8、列開關(guān)列開關(guān)7TT8、一列共用一列共用A 觸發(fā)器原端觸發(fā)器原端T1 T4T5T6T7T8A A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇DOUT讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇T1 T4基本基本R-SR-S觸發(fā)器，用于記觸發(fā)器，用于記憶憶1 1位二進(jìn)制代碼。位二進(jìn)制代碼?？刂拼鎯?chǔ)控制存儲(chǔ)單元是否單元是否被選中。被選中。A T1 T4T5T6T7T8A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇讀放讀放位線位線A位線位線A 列地址選擇列地址

10、選擇行地址選擇行地址選擇DOUT 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 讀讀 操作操作 行選行選 T5、T6 開開T7、T8 開開列選列選讀放讀放DOUTVAT6T8DOUT讀選擇有效讀選擇有效T1 T4T5T6T7T8A ADIN位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇寫放寫放寫放寫放讀放讀放DOUT寫選擇寫選擇讀選擇讀選擇 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 寫寫 操作操作 行選行選T5、T6 開開 兩個(gè)寫放兩個(gè)寫放 DIN列選列選T7、T8 開開（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT7寫選擇有效寫選擇有效T1 T4 (2) 靜態(tài)靜

11、態(tài) RAM 芯片舉例芯片舉例 Intel 2114 外特性外特性存儲(chǔ)容量存儲(chǔ)容量1K1K4 4 位位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel 2114 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647

12、326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel

13、2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路016

14、3015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀0163248CSWE150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣

15、矩陣 (64 64) 讀讀15031164732634801632480000000000150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀15031164732634801632480164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫

16、電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000

17、00第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 R

18、AM 矩陣矩陣 (64 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址

19、址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348WECS0164832第一組第一組第二組第二組第三組第三組第

20、四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O40164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫

21、電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼

22、碼0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫

23、電路I/O1I/O2I/O3I/O40164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路01632480164832ACSDOUT地址有效地址有效地址失效地址失效片

24、選失效片選失效數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定高阻高阻 (3) 靜態(tài)靜態(tài) RAM 讀讀 時(shí)序時(shí)序 tAtCOtOHAtOTDtRC片選有效片選有效讀周期讀周期 tRC tRC 地址有效地址有效 下一次地下一次地址有效址有效讀時(shí)間讀時(shí)間 tA tA 地址有效地址有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 tCO tCO 片選有效片選有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定tOTD tOTD 片選失效片選失效輸出高阻輸出高阻tOHA tOHA 地址失效后的地址失效后的數(shù)據(jù)維持時(shí)間數(shù)據(jù)維持時(shí)間ACSWEDOUTDIN (4) 靜態(tài)靜態(tài) RAM (2114) 寫寫 時(shí)序時(shí)序 tWCtWtAWtDWtDHtWR寫周期寫周期 tWC tWC 地址

25、有效地址有效下一次地址有下一次地址有效效寫時(shí)間寫時(shí)間 tW tW 寫命令寫命令 WE WE 的有效的有效時(shí)間時(shí)間tAW tAW 地址有效地址有效片選有效的滯后時(shí)間片選有效的滯后時(shí)間tWR tWR 片選失效片選失效下一次地址有效下一次地址有效tDW tDW 數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 WE WE 失效失效tDH WE tDH WE 失效后的數(shù)據(jù)維持時(shí)間失效后的數(shù)據(jù)維持時(shí)間DD預(yù)充電信號(hào)預(yù)充電信號(hào)讀選擇線讀選擇線寫數(shù)據(jù)線寫數(shù)據(jù)線寫選擇線寫選擇線讀數(shù)據(jù)線讀數(shù)據(jù)線VCgT4T3T2T11 (1) 動(dòng)態(tài)動(dòng)態(tài) RAM 基本單元電路基本單元電路 2. 動(dòng)態(tài)動(dòng)態(tài) RAM ( DRAM )讀出與原存信息相反讀出與原存信息

26、相反讀出時(shí)數(shù)據(jù)線有電流讀出時(shí)數(shù)據(jù)線有電流 為為 “1”數(shù)據(jù)線數(shù)據(jù)線CsT字線字線DDV0 10 11 0寫入與輸入信息相同寫入與輸入信息相同寫入時(shí)寫入時(shí) CS 充電充電 為為 “1” 放電放電 為為 “0”T3T2T1T無電流無電流有電流有電流單元單元電路電路讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D行行地地址址譯譯碼碼器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 (2) 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1

27、103) 讀讀00000000000D0 0單元單元電路電路讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫11111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇

28、線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線011111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選

29、擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線00100011111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0111111010001 1 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8

30、A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0

31、D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀

32、選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路時(shí)序與控制時(shí)序與控制 行時(shí)鐘行時(shí)鐘列時(shí)鐘列時(shí)鐘寫時(shí)鐘寫時(shí)鐘 WERASCAS A6A0存儲(chǔ)單元陣列存儲(chǔ)單元陣列基準(zhǔn)單元基準(zhǔn)單元行行譯譯碼碼列譯碼器列譯碼器再生放大器再生放大器列譯碼器列譯碼器讀讀出出放放大大基準(zhǔn)單元基準(zhǔn)單元存儲(chǔ)單元陣列存儲(chǔ)單元陣列行行譯譯碼碼 I/O緩存器緩存器數(shù)據(jù)輸出數(shù)據(jù)輸出驅(qū)動(dòng)驅(qū)動(dòng)數(shù)據(jù)

33、輸入數(shù)據(jù)輸入寄存器寄存器 DINDOUT行地址行地址緩存器緩存器列地址列地址緩存器緩存器 單管動(dòng)態(tài)單管動(dòng)態(tài) RAM 4116 (16K 1位位) 外特性外特性DINDOUTA6A0 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入器數(shù)據(jù)輸入器I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCs 4116 (16K 1位位) 芯片芯片 讀讀 原理原理 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器630 0 0I/O緩沖器緩沖器輸出驅(qū)動(dòng)器輸出驅(qū)動(dòng)器OUTD列地址選擇列地址選擇管管行選擇線行選擇線左邊反

34、相左邊反相右邊同相右邊同相 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCs 4116 (16K1位位) 芯片芯片 寫寫 原理原理數(shù)據(jù)輸入器數(shù)據(jù)輸入器I/O緩沖緩沖I/O緩沖緩沖DIN讀出放大器讀出放大器 讀放大器讀放大器630 (3) 動(dòng)態(tài)動(dòng)態(tài) RAM 時(shí)序時(shí)序 行、列地址分開傳送行、列地址分開傳送寫時(shí)序?qū)憰r(shí)序行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(高高)數(shù)據(jù)數(shù)據(jù) DOUT 有效有效數(shù)據(jù)數(shù)據(jù) DIN 有效有效讀時(shí)序讀時(shí)序行地

35、址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(低低)列地址列地址 CAS 有效有效列地址列地址 CAS 有效有效 (4) 動(dòng)態(tài)動(dòng)態(tài) RAM 刷新刷新 刷新與行地址有關(guān)刷新與行地址有關(guān) 集中刷新集中刷新 （存取周期為（存取周期為0.5 s ）“死時(shí)間率死時(shí)間率” 為為 128/4 000 100% = 3.2%“死區(qū)死區(qū)” 為為 0.5 s 128 = 64 s 周期序號(hào)周期序號(hào)地址序號(hào)地址序號(hào)tc0123871 387201tctctctc3999V W01127讀讀/寫或維持寫或維持刷新刷新讀讀/寫或維持寫或維持3872 個(gè)周期個(gè)周期 （1936 s） 128個(gè)周期個(gè)周期 （64

36、s） 刷新時(shí)間間隔刷新時(shí)間間隔 （2 ms）刷新序號(hào)刷新序號(hào)tcXtcY 以以128 128 矩陣為例矩陣為例tC = tM + tR讀寫讀寫 刷新刷新無無 “死區(qū)死區(qū)” 分散刷新存取周期為分散刷新存取周期為1 s ）(存取周期為存取周期為 0.5 s + 0.5 s )以以 128 128 矩陣為例矩陣為例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔刷新間隔 128 個(gè)存取周期個(gè)存取周期 分散刷新與集中刷新相結(jié)合異步刷新）分散刷新與集中刷新相結(jié)合異步刷新）對(duì)于對(duì)于 128 128 的存儲(chǔ)芯片存取周期為的存儲(chǔ)芯片存取周期為 0.5 s ）將刷新

37、安排在指令譯碼階段，不會(huì)出現(xiàn)將刷新安排在指令譯碼階段，不會(huì)出現(xiàn) “死區(qū)死區(qū)”“死區(qū)死區(qū)” 為為 0.5 s 若每隔若每隔 15.6 s 刷新一行刷新一行每行每隔每行每隔 2 ms 刷新一次刷新一次 3. 動(dòng)態(tài)動(dòng)態(tài) RAM 和靜態(tài)和靜態(tài) RAM 的比較的比較DRAMSRAM存儲(chǔ)原理存儲(chǔ)原理集成度集成度芯片引腳芯片引腳功耗功耗價(jià)格價(jià)格速度速度刷新刷新電容電容觸發(fā)器觸發(fā)器高高低低少少多多小小大大低低高高慢慢快快有有無無主存主存緩存緩存 四、只讀存儲(chǔ)器四、只讀存儲(chǔ)器ROM） 1. 掩模掩模 ROM ( MROM ) 行列選擇線交叉處有行列選擇線交叉處有 MOS 管為管為“1”行列選擇線交叉處無行列選擇

38、線交叉處無 MOS 管為管為“0” 2. PROM (一次性編程一次性編程) VCC行線行線列線列線熔絲熔絲熔絲斷熔絲斷為為 “0”為為 “1”熔絲未斷熔絲未斷 3. EPROM (多次性編程多次性編程 ) (1) N型溝道浮動(dòng)?xùn)判蜏系栏?dòng)?xùn)?MOS 電路電路基本存儲(chǔ)單元基本存儲(chǔ)單元初始態(tài)：每個(gè)單元的浮動(dòng)?xùn)艠O上都沒有電荷，初始態(tài)：每個(gè)單元的浮動(dòng)?xùn)艠O上都沒有電荷，源極與漏極之間不導(dǎo)電，此時(shí)表示該存儲(chǔ)單元源極與漏極之間不導(dǎo)電，此時(shí)表示該存儲(chǔ)單元保存的信息為保存的信息為“1”。 寫入信息寫入信息“0”：在漏極和源極：在漏極和源極即即S之間加上十之間加上十25v的電壓，的電壓，同時(shí)加上編程脈沖信號(hào)同時(shí)

39、加上編程脈沖信號(hào)(50ns)，漏極與源極間被瞬時(shí)擊穿，電子漏極與源極間被瞬時(shí)擊穿，電子注入到浮動(dòng)?xùn)拧Ｔ诟邏弘娫慈コ⑷氲礁?dòng)?xùn)?。在高壓電源去除之后，浮?dòng)?xùn)艦樨?fù)，就形成了導(dǎo)之后，浮動(dòng)?xùn)艦樨?fù)，就形成了導(dǎo)電溝道，從而使相應(yīng)單元導(dǎo)通，電溝道，從而使相應(yīng)單元導(dǎo)通，即將即將0寫入該單元。寫入該單元。清除信息：用一定波長的紫外光清除信息：用一定波長的紫外光照射浮動(dòng)?xùn)?，使?fù)電荷獲取足夠的照射浮動(dòng)?xùn)牛关?fù)電荷獲取足夠的能量，擺脫能量，擺脫SiO2的包圍，以光電的包圍，以光電流的形式釋放掉，即原來存儲(chǔ)的信流的形式釋放掉，即原來存儲(chǔ)的信息也就不存在了。息也就不存在了。G 柵極柵極S 源源D 漏漏紫外線全部擦洗紫外線

40、全部擦洗D 端加正電壓端加正電壓形成浮動(dòng)?xùn)判纬筛?dòng)?xùn)臩 與與 D 不導(dǎo)通為不導(dǎo)通為 “0”D 端不加正電壓端不加正電壓不形成浮動(dòng)?xùn)挪恍纬筛?dòng)?xùn)臩 與與 D 導(dǎo)通為導(dǎo)通為 “1”SGDN+N+P基片基片GDS浮動(dòng)?xùn)鸥?dòng)?xùn)臩iO2+ + + + +_ _ _ 控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存儲(chǔ)矩陣存儲(chǔ)矩陣PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/ProgrP

41、D/Progr功率下降功率下降 / 編程輸入端編程輸入端 讀出時(shí)讀出時(shí) 為為 低電平低電平 4. EEPROM (多次性編程多次性編程 ) 電可擦寫電可擦寫局部擦寫局部擦寫全部擦寫全部擦寫5. Flash Memory (閃速型存儲(chǔ)器閃速型存儲(chǔ)器) FLASHFLASH存儲(chǔ)器也翻譯成閃速存儲(chǔ)器，它是存儲(chǔ)器也翻譯成閃速存儲(chǔ)器，它是高密度非失易失性的讀高密度非失易失性的讀/ /寫存儲(chǔ)器。高密寫存儲(chǔ)器。高密度意味著它具有巨大比特?cái)?shù)目的存儲(chǔ)容量。度意味著它具有巨大比特?cái)?shù)目的存儲(chǔ)容量。非易失性意味著存放的數(shù)據(jù)在沒有電源的非易失性意味著存放的數(shù)據(jù)在沒有電源的情況下可以長期保存?？傊扔星闆r下可以長期保

42、存?？傊?，它既有RAMRAM的優(yōu)點(diǎn)，又有的優(yōu)點(diǎn)，又有ROMROM的優(yōu)點(diǎn)，稱得上是存儲(chǔ)的優(yōu)點(diǎn)，稱得上是存儲(chǔ)技術(shù)劃時(shí)代的進(jìn)展。技術(shù)劃時(shí)代的進(jìn)展。 用用 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 1K 8位位 的存儲(chǔ)器的存儲(chǔ)器？片？片 五、存儲(chǔ)器與五、存儲(chǔ)器與 CPU 的連接的連接 1. 存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展 (1) 位擴(kuò)展位擴(kuò)展（增加存儲(chǔ)字長）（增加存儲(chǔ)字長）10根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線DDD0479AA021142114CSWE2片片 (2) 字?jǐn)U展增加存儲(chǔ)字的數(shù)量）字?jǐn)U展增加存儲(chǔ)字的數(shù)量） 用用 1K 8位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 2K 8位位 的存儲(chǔ)器的存儲(chǔ)器11根地

43、址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線？片？片2片片1K 8位位1K 8位位D7D0WEA1A0A9CS0A10 1CS1 (3) 字、位擴(kuò)展字、位擴(kuò)展用用 1K 4位位 存儲(chǔ)芯片組成存儲(chǔ)芯片組成 4K 8位位 的存儲(chǔ)器的存儲(chǔ)器8根數(shù)據(jù)線根數(shù)據(jù)線12根地址線根地址線WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片選片選譯碼譯碼1K41K41K41K41K41K41K41K4？片？片8片片l存儲(chǔ)器通常以插槽用模塊條形式供應(yīng)市場。這存儲(chǔ)器通常以插槽用模塊條形式供應(yīng)市場。這種模塊條常稱為內(nèi)存條，它們是在一個(gè)條狀形種模塊條常稱為內(nèi)存條，它們是在一個(gè)條狀形的小印制電路板上，用一定數(shù)量的存儲(chǔ)器芯片

44、，的小印制電路板上，用一定數(shù)量的存儲(chǔ)器芯片，組成一個(gè)存儲(chǔ)容量固定的存儲(chǔ)模塊。如下圖。組成一個(gè)存儲(chǔ)容量固定的存儲(chǔ)模塊。如下圖。l內(nèi)存條有內(nèi)存條有30腳、腳、72腳、腳、100腳、腳、144腳、腳、168腳腳等多種形式。等多種形式。l30腳內(nèi)存條設(shè)計(jì)成腳內(nèi)存條設(shè)計(jì)成8位數(shù)據(jù)線，存儲(chǔ)容量從位數(shù)據(jù)線，存儲(chǔ)容量從256KB32MB。l72腳內(nèi)存條設(shè)計(jì)成腳內(nèi)存條設(shè)計(jì)成32位數(shù)據(jù)總線位數(shù)據(jù)總線l100腳以上內(nèi)存條既用于腳以上內(nèi)存條既用于32位數(shù)據(jù)總線又用于位數(shù)據(jù)總線又用于64位數(shù)據(jù)總線，存儲(chǔ)容量從位數(shù)據(jù)總線，存儲(chǔ)容量從4MB512MB。 練習(xí)：練習(xí)：1.某計(jì)算機(jī)字長為某計(jì)算機(jī)字長為16位，他的存儲(chǔ)容量是位，

45、他的存儲(chǔ)容量是1MB，按字編址，他的尋址范圍是（，按字編址，他的尋址范圍是（ ）2.某一某一RAM芯片，其容量為芯片，其容量為128K16位，位，除電源和接地端外，該芯片引出線的最少除電源和接地端外，該芯片引出線的最少數(shù)目是（數(shù)目是（ ） 3.假設(shè)假設(shè) 主存每個(gè)存儲(chǔ)單元為主存每個(gè)存儲(chǔ)單元為16位，那么（位，那么（ ）A.其地址線為其地址線為16根根B.其地址線數(shù)與其地址線數(shù)與16無關(guān)無關(guān)C.其地址線數(shù)與其地址線數(shù)與16有關(guān)有關(guān)4.下列敘述中（下列敘述中（ ）是正確的）是正確的A.主存可由主存可由RAM和和ROM組成組成B.主存只能由主存只能由RAM組成組成5.設(shè)機(jī)器字長為設(shè)機(jī)器字長為32位，存

46、儲(chǔ)容量為位，存儲(chǔ)容量為16MB，若按雙字編址，其尋址范圍是（若按雙字編址，其尋址范圍是（ ）A。8MB B.2M C.4M 2. 存儲(chǔ)器與存儲(chǔ)器與 CPU 的連接的連接 (1) 地址線的連接地址線的連接(2) 數(shù)據(jù)線的連接數(shù)據(jù)線的連接(3) 讀讀/寫命令線的連接寫命令線的連接(4) 片選線的連接片選線的連接(5) 合理選擇存儲(chǔ)芯片合理選擇存儲(chǔ)芯片(6) 其他其他 時(shí)序、負(fù)載時(shí)序、負(fù)載CPUCPU低位和存儲(chǔ)芯片地址低位和存儲(chǔ)芯片地址線相連，線相連，CPUCPU高位產(chǎn)生片高位產(chǎn)生片選信號(hào)等。選信號(hào)等。擴(kuò)充存儲(chǔ)芯片位數(shù)，使其擴(kuò)充存儲(chǔ)芯片位數(shù)，使其與與CPUCPU數(shù)據(jù)線數(shù)相等。數(shù)據(jù)線數(shù)相等。直接與存儲(chǔ)

47、器讀寫控制端直接與存儲(chǔ)器讀寫控制端相連。相連?？捎煽捎蒀PUCPU高位地址線產(chǎn)生；高位地址線產(chǎn)生；與訪存控制信號(hào)與訪存控制信號(hào)MREQ(MREQ(低低電平有效電平有效) )有關(guān)有關(guān)ROMROM存放系統(tǒng)程序、標(biāo)準(zhǔn)存放系統(tǒng)程序、標(biāo)準(zhǔn)子程序、各類常數(shù)。子程序、各類常數(shù)。RAMRAM動(dòng)態(tài)存放用戶程動(dòng)態(tài)存放用戶程序。序。例例4.1 4.1 設(shè)設(shè)CPU CPU 有有16 16 根地址線，根地址線，8 8 根數(shù)據(jù)線，并用根數(shù)據(jù)線，并用MREQ MREQ 作訪存控制信號(hào)低電平有效），用作訪存控制信號(hào)低電平有效），用WRWR作讀作讀/ /寫控制信寫控制信號(hào)高電平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片：號(hào)高電平為讀

48、，低電平為寫）。現(xiàn)有下列存儲(chǔ)芯片：1K1K4 4 位位RAMRAM；4K4K8 8 位位RAMRAM；8K8K8 8 位位RAMRAM；2K2K8 8 位位ROMROM；4K4K8 8 位位ROMROM；8K8K8 8 位位ROM ROM 及及74LS138 74LS138 譯碼器和譯碼器和各種門電路，如圖各種門電路，如圖4.1 4.1 所示。畫出所示。畫出CPU CPU 與存儲(chǔ)器的連接與存儲(chǔ)器的連接圖，要求圖，要求 主存地址空間分配：主存地址空間分配：6000H6000H67FFH 67FFH 為系統(tǒng)程序區(qū)；為系統(tǒng)程序區(qū)；6800H6800H6BFFH 6BFFH 為用戶程序區(qū)。為用戶程序區(qū)

49、。 合理選用上述存儲(chǔ)芯片，說明各選幾片？合理選用上述存儲(chǔ)芯片，說明各選幾片？ 詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。例例4.1 4.1 解解: : (1) 寫出對(duì)應(yīng)的二進(jìn)制地址碼寫出對(duì)應(yīng)的二進(jìn)制地址碼(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RA

50、M2片片1K4位位ROM1片片 2K8位位(3) 分配地址線分配地址線A10 A0 接接 2K 8位位 ROM 的地址線的地址線A9 A0 接接 1K 4位位 RAM 的地址線的地址線(4) 確定片選信號(hào)確定片選信號(hào)C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM 2K 8位位 ROM

51、 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例例 4.1 CPU 與存儲(chǔ)器的連接圖與存儲(chǔ)器的連接圖(1) 寫出對(duì)應(yīng)的二進(jìn)制地址碼寫出對(duì)應(yīng)的二進(jìn)制地址碼練習(xí)練習(xí)1 1 假設(shè)同前，要求最小假設(shè)同前，要求最小 4K 4K為系為系統(tǒng)統(tǒng) 程序區(qū)，相鄰程序區(qū)，相鄰 8K為用戶程序區(qū)。為用戶程序區(qū)。(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型(3) 分配地址線分配地址線(4) 確定片選信號(hào)確定片選信號(hào)1片片 4K 8位位 ROM 2片片 4K 8位位 RAMA11 A0 接接 R

52、OM 和和 RAM 的地址線的地址線練習(xí)練習(xí)2 設(shè)設(shè) CPU 有有 20 根地址線，根地址線，8 根數(shù)據(jù)根數(shù)據(jù)線。線。 并用并用 IO/M 作訪存控制信號(hào)。作訪存控制信號(hào)。RD 為讀為讀命令，命令， WR 為寫命令。現(xiàn)有為寫命令?，F(xiàn)有 2764 EPROM ( 8K 8位位 ), 外特性如下：外特性如下：用用 138 譯碼器及其他門電路門電路自定畫出譯碼器及其他門電路門電路自定畫出 CPU和和 2764 的連接圖。要求地址為的連接圖。要求地址為 F0000HFFFFFH , 并并寫出每片寫出每片 2764 的地址范圍。的地址范圍。D7D0CEOECE片選信號(hào)片選信號(hào)OE允許輸出允許輸出PGM可

53、編程端可編程端PGMA0A12例例4.2 CPU 4.2 CPU 及其它芯片假設(shè)同上題，畫出及其它芯片假設(shè)同上題，畫出CPU CPU 與存儲(chǔ)器的與存儲(chǔ)器的連接圖。要求的地址空間滿足下述條件：最小連接圖。要求的地址空間滿足下述條件：最小8K 8K 地址為地址為系統(tǒng)程序區(qū)，與其相鄰的系統(tǒng)程序區(qū)，與其相鄰的16K 16K 地址為用戶程序區(qū)，最大地址為用戶程序區(qū)，最大4K 4K 地址空間為系統(tǒng)程序工作區(qū)。詳細(xì)畫出存儲(chǔ)芯片的片選邏地址空間為系統(tǒng)程序工作區(qū)。詳細(xì)畫出存儲(chǔ)芯片的片選邏輯并指出存儲(chǔ)芯片的種類及片數(shù)。輯并指出存儲(chǔ)芯片的種類及片數(shù)。l第二步，根據(jù)地址范圍的容量及其在計(jì)算機(jī)第二步，根據(jù)地址范圍的容量

54、及其在計(jì)算機(jī)系統(tǒng)中的作用，確定最小系統(tǒng)中的作用，確定最小8K 系統(tǒng)程序區(qū)選系統(tǒng)程序區(qū)選1 片片8K8 位位ROM；與其相鄰的；與其相鄰的16K 用戶程用戶程序區(qū)選序區(qū)選2 片片8K8 位位RAM；最大；最大4K 系統(tǒng)程系統(tǒng)程序工作區(qū)選序工作區(qū)選1 片片4K8 位位RAM。l第三步，分配第三步，分配CPU 地址線。地址線。l 將將CPU 的低的低13 位地址線位地址線A12A0 與與1 片片8K8 位位ROM 和兩片和兩片8K8 位位RAM 的地的地址線相連；將址線相連；將CPU 的低的低12 位地址線位地址線A11A0 與與1 片片4K8 位位RAM 的地址線相連。的地址線相連。l第四步，形成

55、片選信號(hào)。第四步，形成片選信號(hào)。l例例4.3 設(shè)設(shè)CPU 有有20 根地址線和根地址線和16 根數(shù)據(jù)線，并用根數(shù)據(jù)線，并用IO/M 作訪存控制信號(hào)，作訪存控制信號(hào)，RD 為讀命令，為讀命令，WR 為寫命令。為寫命令。CPU 可通過可通過BHE 和和A0 來控制按字節(jié)或字兩種形式訪存來控制按字節(jié)或字兩種形式訪存如表如表4.1 所示）。要求采用圖所示）。要求采用圖4.4 所示的芯片，門電路所示的芯片，門電路自定。試回答：自定。試回答：l（1CPU 按字節(jié)訪問和按字訪問的地址范圍各是多少？按字節(jié)訪問和按字訪問的地址范圍各是多少？l（2CPU 按字節(jié)訪問時(shí)需分奇偶體，且最大按字節(jié)訪問時(shí)需分奇偶體，且最

56、大64KB 為為系統(tǒng)程序區(qū)，與其相鄰的系統(tǒng)程序區(qū)，與其相鄰的64KB 為用戶程序區(qū)。寫出每為用戶程序區(qū)。寫出每片存儲(chǔ)芯片所對(duì)應(yīng)的二進(jìn)制地址碼。片存儲(chǔ)芯片所對(duì)應(yīng)的二進(jìn)制地址碼。l（3畫出對(duì)應(yīng)上述地址范圍的畫出對(duì)應(yīng)上述地址范圍的CPU 與存儲(chǔ)芯片的連接與存儲(chǔ)芯片的連接圖。圖。解：（解：（1CPU 按字節(jié)訪問的地址范圍為按字節(jié)訪問的地址范圍為1M，CPU 按字訪問的地址范圍是按字訪問的地址范圍是512K。（2 2由于由于CPU CPU 按字節(jié)訪存時(shí)需區(qū)分奇偶體，并且還可按字節(jié)訪存時(shí)需區(qū)分奇偶體，并且還可以按字訪問，因此如果選以按字訪問，因此如果選64K64K8 8 位的芯片，按字節(jié)訪位的芯片，按字節(jié)

57、訪問時(shí)體現(xiàn)不出奇偶分體；如果選問時(shí)體現(xiàn)不出奇偶分體；如果選32K32K16 16 位的芯片，位的芯片，雖然能按字訪問，但滿足不了以字節(jié)為最小單位。故雖然能按字訪問，但滿足不了以字節(jié)為最小單位。故一律選擇一律選擇32K32K8 8 位的存儲(chǔ)芯片，其中系統(tǒng)程序區(qū)位的存儲(chǔ)芯片，其中系統(tǒng)程序區(qū)64KB 64KB 選兩片選兩片32K32K8 8 位位ROMROM，用戶程序區(qū)，用戶程序區(qū)64KB 64KB 選兩片選兩片32K32K8 8 位位RAMRAM。它們對(duì)應(yīng)的二進(jìn)制地址范圍是：。它們對(duì)應(yīng)的二進(jìn)制地址范圍是：六、存儲(chǔ)器的校驗(yàn)六、存儲(chǔ)器的校驗(yàn)編碼的糾錯(cuò)編碼的糾錯(cuò) 、檢錯(cuò)能力與編碼的最小距離有關(guān)、檢錯(cuò)能力

58、與編碼的最小距離有關(guān)L 編碼的最小距離編碼的最小距離D 檢測錯(cuò)誤的位數(shù)檢測錯(cuò)誤的位數(shù)C 糾正錯(cuò)誤的位數(shù)糾正錯(cuò)誤的位數(shù)漢明碼是具有一位糾錯(cuò)能力的編碼漢明碼是具有一位糾錯(cuò)能力的編碼L 1 = D + C ( DC )1 . 編碼的最小距離編碼的最小距離任意兩組合法代碼之間任意兩組合法代碼之間 二進(jìn)制位數(shù)二進(jìn)制位數(shù) 的的 最少差異最少差異L = 3 具有具有 一位一位 糾錯(cuò)能力糾錯(cuò)能力a) 漢明碼的組成需增添漢明碼的組成需增添 ？位檢測位？位檢測位b) 檢測位的位置檢測位的位置 ？c) 檢測位的取值檢測位的取值 ？2k n + k + 1檢測位的取值與該位所在的檢測檢測位的取值與該位所在的檢測“小組

59、小組” 中中承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)組成漢明碼的三要素組成漢明碼的三要素2 . 漢明碼的組成漢明碼的組成2i ( i = 0，1，2 ，3 ， )各檢測位各檢測位 Ci 所承擔(dān)的檢測小組為所承擔(dān)的檢測小組為gi 小組獨(dú)占第小組獨(dú)占第 2i1 位位gi 和和 gj 小組共同占第小組共同占第 2i1 + 2j1 位位gi、gj 和和 gl 小組共同占第小組共同占第 2i1 + 2j1 + 2l1 位位 C1 檢測的檢測的 g1 小組包含第小組包含第 1，3，5，7，9，11，C2 檢測的檢測的 g2 小組包含第小組包含第 2，3，6，7，10，11，C4 檢測的檢測的 g3 小

60、組包含第小組包含第 4，5，6，7，12，13，C8 檢測的檢測的 g4 小組包含第小組包含第 8，9，10，11，12，13，14，15，24，例例4.4 求求 0101 按按 “偶校驗(yàn)偶校驗(yàn)” 配置的漢明碼配置的漢明碼解：解： n = 4根據(jù)根據(jù) 2k n + k + 1得得 k = 3漢明碼排序如下漢明碼排序如下:二進(jìn)制序號(hào)二進(jìn)制序號(hào)名稱名稱1 2 3 4 5 6 7C1 C2 C40 0101 的漢明碼為的漢明碼為 010010101 0 110按配偶原則配置按配偶原則配置 0011 的漢明碼的漢明碼 二進(jìn)制序號(hào)二進(jìn)制序號(hào) 名稱名稱1 2 3 4 5 6 7C1 C2 C41 0 000 1