階段性考核之一——組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)

1、.階段性考核之一：【平時成績10分】組合邏輯部分設(shè)計(jì)型實(shí)驗(yàn)報告實(shí)驗(yàn)題目設(shè)計(jì)一個實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)相加的全加器電路學(xué)生姓名鄒運(yùn)班 級電技122學(xué) 號2012301030230任課教師邢曉敏實(shí)驗(yàn)成績完成時間2013-11-30.;實(shí)驗(yàn)題目設(shè)計(jì)一個實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)相加的全加器電路實(shí)驗(yàn)?zāi)康谋敬螌?shí)驗(yàn)要求學(xué)生用多種方案分別設(shè)計(jì)一個實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)相加的全加器電路。其目的在于：1. 使學(xué)生深入理解分立元件構(gòu)成的組合邏輯電路設(shè)計(jì)過程；2. 通過實(shí)驗(yàn)手段，使學(xué)生加深對典型集成中規(guī)模組合邏輯電路譯碼器和數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)這一知識點(diǎn)的理解。3. 時初步鍛煉學(xué)生的動手實(shí)踐能力。具體實(shí)驗(yàn)要求1. 用分立元

2、件設(shè)計(jì)完成該功能電路。具體要求：（1） 試用2輸入與非門芯片實(shí)現(xiàn)該電路；【要求指明所需芯片型號、功能和具體數(shù)量】（2） 試用最少個數(shù)的芯片實(shí)現(xiàn)該電路。【要求指明所需芯片型號、功能和具體數(shù)量】（3） 以上兩方案只需用Multisim仿真軟件仿真實(shí)現(xiàn)即可，無需到實(shí)驗(yàn)室進(jìn)行實(shí)物搭接。但在該實(shí)驗(yàn)報告中要求必須有完整的設(shè)計(jì)過程和仿真電路圖。2. 用3線-8線譯碼器7LS138設(shè)計(jì)完成該功能電路。【要求指明所需芯片型號、功能和具體數(shù)量】3. 用雙4選1數(shù)據(jù)選擇器74LS153設(shè)計(jì)完成該功能電路?！疽笾该魉栊酒吞?、功能和具體數(shù)量】4. 以上1、2、3規(guī)定的實(shí)現(xiàn)方案要求都要用數(shù)碼管來顯示十進(jìn)制的計(jì)算結(jié)果

3、。5. 上述2、3兩種方案的實(shí)現(xiàn)既要有Multisim仿真實(shí)驗(yàn)過程，又要求到實(shí)驗(yàn)室進(jìn)行實(shí)物搭接。在該實(shí)驗(yàn)報告中要有完整的設(shè)計(jì)過程、仿真電路圖和實(shí)驗(yàn)調(diào)試過程。6. 總結(jié)本次實(shí)驗(yàn)的收獲、體會以及建議，填入本實(shí)驗(yàn)報告的相應(yīng)位置中?！臼斋@、體會必須寫！】設(shè)計(jì)過程一用分立元件設(shè)計(jì)完成兩個一位二進(jìn)制數(shù)全加器方案一：用2輸入與非門實(shí)現(xiàn)1 設(shè)計(jì)過程：根據(jù)輸出函數(shù)中的異或關(guān)系，用四個與非門構(gòu)成一個異或門。再用異或門和與非門實(shí)現(xiàn)全加器的加和S與進(jìn)位C（i）。全加器邏輯表達(dá)式:與非-與非式 真值表如下： 00000001100101001101100101010111001111112 所用器件： 74LS00N*

4、 3 四2輸入正與非門 3 仿真實(shí)現(xiàn)過程：A完成異或運(yùn)算的4個與非門的連接；B全選復(fù)制粘貼形成第二個“異或門”，連接兩個“異或門”實(shí)現(xiàn)求和運(yùn)算；C放置第9個與非門；D放置74LS48與數(shù)碼管，將運(yùn)算結(jié)果與74LS48輸入端連接，74LS48輸出端與數(shù)碼管連接；E正確放置3個單刀雙擲開關(guān)，完成3個全加器輸入端的連接；F放置電源Vcc，分別與3個單刀雙擲開關(guān)的一端連接，并與74LS48的全部使能端連接；G放置數(shù)字地GND，分別與3個單刀雙擲開關(guān)的另一端連接，并與74LS48的兩個高位空輸入端以及數(shù)碼管公共端相連；H進(jìn)行電路仿真運(yùn)算，正確顯示運(yùn)行結(jié)果。方案二：用最少個數(shù)的芯片實(shí)現(xiàn)1 設(shè)計(jì)過程： 真值

5、表： AiBiCi-1SiCi000000011001010011011001010101110 0111111根據(jù)真值表得到全加器邏輯表達(dá)式：2 所用器件：二輸入異或門74LS86D*2二輸入與非門74LS00D*23 仿真實(shí)現(xiàn)過程：在操作過程中，我把輸出端設(shè)置與真值表的變量對應(yīng)：S=S , C=Y。由于本身帶有譯碼器的DCD_HEX數(shù)碼管來顯示輸入有效高電平個數(shù)，所以可以驗(yàn)證接的是否正確。最后，接線完成后進(jìn)行仿真運(yùn)行，然后從運(yùn)行結(jié)果中糾正錯誤的地方，實(shí)現(xiàn)正確仿真。二用3線-8線譯碼器74LS138設(shè)計(jì)完成該功能電路【方案三】1 設(shè)計(jì)過程：3線8線譯碼器74LS138輸出有效的是低電平。將輸

6、出函數(shù)兩次取反，即可得到與非與非式。即輸出的1247項(xiàng)和3567項(xiàng)通過與非門輸出便得全加器的和S與進(jìn)位C（i）.其真值表如下:00000001100101001101100101010111001111112 所用器件： 74LS138D * 1 3線8線譯碼器 74LS20D * 1 四輸入與非門3 仿真實(shí)現(xiàn)過程：G1高電平有效，接VCC。G2低電平有效，接地。譯碼器的輸入端ABC依次接DSWPK_3三控制開關(guān)。把譯碼器的所需的輸出端接到相應(yīng)的四線與非門上，DCD_HEX數(shù)碼管來顯示輸入有效高電平個數(shù)。最后，接線完成后進(jìn)行仿真運(yùn)行，然后從運(yùn)行結(jié)果當(dāng)中糾正出現(xiàn)錯誤的功能.三用雙4選1數(shù)據(jù)選擇器

7、74LS153設(shè)計(jì)完成該功能電路【方案四】1 設(shè)計(jì)過程：雙四選一數(shù)據(jù)選擇器中1Y可輸出和S，2Y輸出進(jìn)位C（i）。通過真值表，可判斷出數(shù)據(jù)輸入中輸入函數(shù)為=m1C+m2+m3+m4CC1=m1C+m2C+m3 真值表如下： 00000001100101001101100101010111001111112 所用器件：74LS153 雙4-1線數(shù)據(jù)選擇器 *1 74LS04 六反相器*13 仿真實(shí)現(xiàn)過程：在過程中未發(fā)現(xiàn)并糾正錯誤，并且錢查不出來。詢問老師，并重新學(xué)習(xí)74LS153 雙4-1線數(shù)據(jù)選擇器的相關(guān)知識，重新做出了仿真。達(dá)到正確仿真。實(shí)驗(yàn)心得剛接觸到時，對自己沒有信心，通過和一些懂的同學(xué)，學(xué)長交流之后自己逐漸的走進(jìn)其中，也開始越來越熟悉，并且順手，從錯誤到正確經(jīng)歷了一個探索道路。我已經(jīng)設(shè)計(jì)出了與非門全加器、最少門電路全加器、74LS138改全加器，74LS153改全加器，這讓我收獲很多。通過四種方法來設(shè)計(jì)全加器，從而更多的鍛煉我的思維設(shè)計(jì)能力，而且最終我做到了，我覺得這對自己是一種很好的鍛煉，也是值得肯定的地方。在仿真實(shí)驗(yàn)中，我們也有許多需要引