數(shù)字電路邏輯設(shè)計(jì)課件：11-3

1、11.3模數(shù)轉(zhuǎn)換器（模數(shù)轉(zhuǎn)換器（ADC）11.3.1 模數(shù)轉(zhuǎn)換基本原理模數(shù)轉(zhuǎn)換基本原理11.3.2 并聯(lián)比較型并聯(lián)比較型ADC11.3.3 逐次逼近型逐次逼近型ADC11.3.4 雙積分型雙積分型ADC11.3.1 模數(shù)轉(zhuǎn)換基本原理模數(shù)轉(zhuǎn)換基本原理取樣取樣時(shí)間上離散的信號時(shí)間上離散的信號保持、量化保持、量化量值上也離散的信號量值上也離散的信號編碼編碼模擬信號模擬信號數(shù)字信號數(shù)字信號時(shí)間上和量值上都連續(xù)時(shí)間上和量值上都連續(xù)時(shí)間上和量值上都離散時(shí)間上和量值上都離散模數(shù)轉(zhuǎn)換一般分為取樣、保持和量化、編碼兩步進(jìn)行。模數(shù)轉(zhuǎn)換一般分為取樣、保持和量化、編碼兩步進(jìn)行。圖11- -3- -1 取樣、保持vIv

2、SS (t)(a) 取樣電路取樣電路示意圖示意圖vItO t1t2t3t4t5(b) 輸入模擬輸入模擬信號信號S(t)tt1t2t3t4t5tW(c) 取樣脈沖取樣脈沖tt1t2t3t4t5(d) 取樣信號取樣信號vSTStt1t2t3t4t5(e) 取樣保持取樣保持信號信號vOOOO取樣取樣時(shí)間時(shí)間(tW)保持時(shí)間保持時(shí)間(TStW)取樣、保持取樣、保持取樣就是對模擬取樣就是對模擬信號周期性地抽取樣信號周期性地抽取樣值，使模擬信號變成值，使模擬信號變成時(shí)間上離散的脈沖串，時(shí)間上離散的脈沖串，取樣值取決于取樣時(shí)取樣值取決于取樣時(shí)間內(nèi)輸入模擬信號的間內(nèi)輸入模擬信號的大小。大小。根據(jù)根據(jù)取樣定理取

3、樣定理，取樣頻率的選取一般取樣頻率的選取一般為：為： ImaxS35 . 2ff vIS(t)vOA7圖11- -3- -2 取樣保持電路C(a)SA1LvIS(t)A2vOCk30300RPVB6541238（外接）（外接）調(diào)零調(diào)零（外接）（外接）(b)VV要對模擬信號的取樣值進(jìn)行量化和編碼，必須使取樣值保要對模擬信號的取樣值進(jìn)行量化和編碼，必須使取樣值保持一定的時(shí)間。持一定的時(shí)間。取樣和保持是由取樣和保持是由取樣保持電路取樣保持電路完成的。完成的。模擬電壓模擬電壓 vI/V量化值量化值二進(jìn)制數(shù)二進(jìn)制數(shù)輸出輸出765432107.56.55.54.53.52.51.50.57 =7 V111

4、6 =6 V1105 =5 V1014 =4 V1003 =3 V0112 =2 V0101 =1 V0010 =0 V000圖11- -3- -3 量化方法之一 四舍五入法 量化、編碼量化、編碼用數(shù)字量表示取樣電壓值時(shí)，要將取樣電壓化為某個(gè)最小用數(shù)字量表示取樣電壓值時(shí)，要將取樣電壓化為某個(gè)最小數(shù)量單位數(shù)量單位(1 LSB) 的整數(shù)倍，這一轉(zhuǎn)換過程稱為的整數(shù)倍，這一轉(zhuǎn)換過程稱為量化量化，所取的最，所取的最小單位稱為小單位稱為量化單位量化單位，用，用表示，表示，= 1 LSB。將量化的結(jié)果轉(zhuǎn)。將量化的結(jié)果轉(zhuǎn)化為對應(yīng)的代碼，稱為化為對應(yīng)的代碼，稱為編碼編碼。實(shí)際輸入電壓值與量化值實(shí)際輸入電壓值與量

5、化值之間的偏差稱為之間的偏差稱為量化誤差量化誤差。四舍五入量化法：四舍五入量化法：采用四舍五入的方法量化采用四舍五入的方法量化取整。最大量化誤差為取整。最大量化誤差為/2。 四舍五入四舍五入 /I10vN模擬電壓模擬電壓 vI/V量化值量化值二進(jìn)制數(shù)二進(jìn)制數(shù)輸出輸出876543217=7 V1116=6 V1105=5 V1014=4 V1003=3 V0112=2 V0101=1 V0010=0 V000圖11- -3- -4 量化方法之二 舍去小數(shù)法 0舍去小數(shù)量化法：舍去小數(shù)量化法：舍去小數(shù)直接取整，最大舍去小數(shù)直接取整，最大量化誤差為量化誤差為。 舍去小數(shù)舍去小數(shù) /I10vN完成量化

6、編碼工作的電路完成量化編碼工作的電路是是ADC。按工作原理不同，可。按工作原理不同，可分為直接分為直接ADC和間接和間接ADC。直接直接ADC是將輸入模擬電壓直接轉(zhuǎn)換成數(shù)字量，如并聯(lián)比是將輸入模擬電壓直接轉(zhuǎn)換成數(shù)字量，如并聯(lián)比較型較型ADC和逐次比較型和逐次比較型ADC。間接間接ADC是先將輸入模擬電壓轉(zhuǎn)換成時(shí)間或頻率，然后再是先將輸入模擬電壓轉(zhuǎn)換成時(shí)間或頻率，然后再把這些中間量轉(zhuǎn)換成數(shù)字量，如雙積分型把這些中間量轉(zhuǎn)換成數(shù)字量，如雙積分型ADC。電路圖電路圖11.3.2 并聯(lián)比較型并聯(lián)比較型ADC電路結(jié)構(gòu)電路結(jié)構(gòu)位并聯(lián)比較型位并聯(lián)比較型ADC由以下部分組成：由以下部分組成：比較器：比較器：由個(gè)

7、電壓比較器組成，由個(gè)電壓比較器組成，“”輸入端接輸入電輸入端接輸入電壓壓vI，“”輸入端接一定值的比較電壓輸入端接一定值的比較電壓VR，若，若vIVR，比較器，比較器輸出為輸出為1，反之輸出為，反之輸出為0。分壓電阻鏈：分壓電阻鏈：由個(gè)電阻組成，將基準(zhǔn)電壓進(jìn)行分壓，獲由個(gè)電阻組成，將基準(zhǔn)電壓進(jìn)行分壓，獲得個(gè)比較器的比較電壓得個(gè)比較器的比較電壓VR。寄存器：寄存器：由個(gè)由個(gè)D觸發(fā)器組成，用取樣脈沖觸發(fā)器組成，用取樣脈沖S(t)上升沿觸發(fā)。上升沿觸發(fā)。 線線優(yōu)先編碼器：線線優(yōu)先編碼器：輸入、輸出均為低電平有效。輸入、輸出均為低電平有效。(7/7)VREF1 1 1 1 1 1 1 1 1 1(13

8、/14)VREFvI(15/14)VREF(6/7)VREF1 1 0 0 1 1 1 1 1 1(11/14)VREFvI(13/14)VREF(5/7)VREF1 0 1 0 0 1 1 1 1 1 (9/14)VREFvI(11/14)VREF(4/7)VREF1 0 0 0 0 0 1 1 1 1(7/14)VREFvI(9/14)VREF(3/7)VREF0 1 1 0 0 0 0 1 1 1 (5/14)VREFvI(7/14)VREF(2/7)VREF0 1 0 0 0 0 0 0 1 1(3/14)VREFvI(5/14)VREF(1/7)VREF0 0 1 0 0 0 0 0

9、 0 1(1/14)VREFvI(3/14)VREF00 0 0 0 0 0 0 0 0 00vI(1/14)VREF量化值量化值D2 D1 D0Q7 Q6 Q5 Q4 Q3 Q2 Q1I1 I2 I3 I4 I4 I5 I6vI 輸入范圍輸入范圍表表11-3-1 3位并聯(lián)比較型位并聯(lián)比較型ADC的量化編碼表的量化編碼表工作原理工作原理電路圖電路圖在在S(t)=0時(shí)，由取樣保持電路提供一個(gè)穩(wěn)定的取樣電壓值，時(shí)，由取樣保持電路提供一個(gè)穩(wěn)定的取樣電壓值，作為作為vI送入比較器，使它在保持時(shí)間內(nèi)進(jìn)行量化。在送入比較器，使它在保持時(shí)間內(nèi)進(jìn)行量化。在S(t)上升沿上升沿時(shí)刻將量化值送入觸發(fā)器寄存，并由優(yōu)

10、先編碼器產(chǎn)生相應(yīng)的二時(shí)刻將量化值送入觸發(fā)器寄存，并由優(yōu)先編碼器產(chǎn)生相應(yīng)的二進(jìn)制數(shù)碼輸出。進(jìn)制數(shù)碼輸出。位并聯(lián)比較型位并聯(lián)比較型ADC以四舍五入法進(jìn)行量化。以四舍五入法進(jìn)行量化。REFREF3REF1412 12171 :VVV 量量化化誤誤差差為為：量量化化單單位位為為優(yōu)點(diǎn)：優(yōu)點(diǎn)：采用各量級同時(shí)并行比較，各位輸出碼同時(shí)并行產(chǎn)采用各量級同時(shí)并行比較，各位輸出碼同時(shí)并行產(chǎn)生，因此轉(zhuǎn)換速度快，轉(zhuǎn)換速度與輸出碼位數(shù)無關(guān)。生，因此轉(zhuǎn)換速度快，轉(zhuǎn)換速度與輸出碼位數(shù)無關(guān)。缺點(diǎn)：缺點(diǎn)：成本高、功耗大，所用元件數(shù)量隨成本高、功耗大，所用元件數(shù)量隨ADC位數(shù)的增加，位數(shù)的增加，以幾何級數(shù)上升。適用于要求高速、低分

11、辨率的場合。以幾何級數(shù)上升。適用于要求高速、低分辨率的場合。注意：注意：若輸入電壓超出正常范圍，即若輸入電壓超出正常范圍，即vIVm=(15/14)VREF，比較器輸出都為，比較器輸出都為，ADC輸出輸出111不變，處于不變，處于“飽和飽和”狀態(tài)，不狀態(tài)，不能正常轉(zhuǎn)換。能正常轉(zhuǎn)換。電路圖電路圖11.3.3 逐次逼近型逐次逼近型ADC電路組成及各部分的作用電路組成及各部分的作用DAC：按不同的輸入數(shù)碼產(chǎn)生一組相應(yīng)的比較電壓按不同的輸入數(shù)碼產(chǎn)生一組相應(yīng)的比較電壓vR。電壓比較器電壓比較器C：將取樣保持電路提供的取樣電壓與將取樣保持電路提供的取樣電壓與DAC產(chǎn)生的比較電壓進(jìn)行比較。產(chǎn)生的比較電壓進(jìn)行

12、比較。節(jié)拍脈沖發(fā)生器：節(jié)拍脈沖發(fā)生器：通常由位環(huán)形計(jì)數(shù)器構(gòu)成，產(chǎn)生通常由位環(huán)形計(jì)數(shù)器構(gòu)成，產(chǎn)生個(gè)節(jié)拍的負(fù)向脈沖，控制其他電路完成逐次比較。個(gè)節(jié)拍的負(fù)向脈沖，控制其他電路完成逐次比較。圖11- -3- -7 4節(jié)拍脈沖發(fā)生器輸出波形CP0CPCP1CP2CP3J- -K觸發(fā)器：觸發(fā)器：在節(jié)拍脈沖在節(jié)拍脈沖CP0CP3的推動下，記憶每次比的推動下，記憶每次比較的結(jié)果，并向較的結(jié)果，并向DAC提供輸入數(shù)碼。提供輸入數(shù)碼。3D寄存器：寄存器：在節(jié)拍脈沖的觸發(fā)下，記憶最后比較結(jié)果，并在節(jié)拍脈沖的觸發(fā)下，記憶最后比較結(jié)果，并行輸出二進(jìn)制代碼。行輸出二進(jìn)制代碼。工作原理工作原理電路圖電路圖時(shí)序時(shí)序Q2 Q1

13、 Q0vRCOCP010041CP111060CP210151CP310111CP3Q2 Q1 Q03D寄存器并輸出寄存器并輸出D2D1D0= 101設(shè)設(shè)vI=5.9V，VREF=8V由分析可知，該電路采用的是舍去小數(shù)的量化方法，量化由分析可知，該電路采用的是舍去小數(shù)的量化方法，量化單位和最大量化誤差均為單位和最大量化誤差均為=1V。改進(jìn)：改進(jìn)：在在DAC的輸出端串接一個(gè)數(shù)值為的輸出端串接一個(gè)數(shù)值為/2的偏移電壓，的偏移電壓，使比較電壓都向下偏移使比較電壓都向下偏移/2，這時(shí)：，這時(shí)：nniiinVdVv2222REF10REFR ，特點(diǎn)：特點(diǎn)：逐次逼近型逐次逼近型ADC每次轉(zhuǎn)換需要每次轉(zhuǎn)換需

14、要n+1個(gè)節(jié)拍脈沖才能個(gè)節(jié)拍脈沖才能完成，比并聯(lián)比較型完成，比并聯(lián)比較型ADC轉(zhuǎn)換速度慢，屬于中速轉(zhuǎn)換速度慢，屬于中速ADC器件。另器件。另外，當(dāng)位數(shù)較多時(shí)，所需的元、器件比并聯(lián)比較型少得多，應(yīng)外，當(dāng)位數(shù)較多時(shí)，所需的元、器件比并聯(lián)比較型少得多，應(yīng)用較廣。用較廣。電路圖電路圖11.3.4 雙積分型雙積分型ADC電路結(jié)構(gòu)電路結(jié)構(gòu)積分器：積分器：由由R、C和運(yùn)算放大器和運(yùn)算放大器A組成，是電路的核心。組成，是電路的核心。檢零比較器：檢零比較器：檢查積分器輸出電壓的極性。若小于零，則檢查積分器輸出電壓的極性。若小于零，則輸出為輸出為1，反之輸出為，反之輸出為0。n位計(jì)數(shù)器和輔助觸發(fā)器：位計(jì)數(shù)器和輔助

15、觸發(fā)器：由由n位位J-K觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成n位二進(jìn)制位二進(jìn)制異步加計(jì)數(shù)器，并由最高位輸出的下降沿觸發(fā)輔助觸發(fā)器。異步加計(jì)數(shù)器，并由最高位輸出的下降沿觸發(fā)輔助觸發(fā)器。開關(guān)開關(guān)S1和和S2：S1由輔助觸發(fā)器輸出控制，將輸入電壓或負(fù)基由輔助觸發(fā)器輸出控制，將輸入電壓或負(fù)基準(zhǔn)電壓引到積分器輸入端；準(zhǔn)電壓引到積分器輸入端；S2由門由門G2的輸出控制，開關(guān)閉合時(shí)，的輸出控制，開關(guān)閉合時(shí)，使電容使電容C短路放電。短路放電。vSOtQCOtvS1O轉(zhuǎn)換控制信號轉(zhuǎn)換控制信號 積分器輸入積分器輸入VREFvOO積分器輸出積分器輸出COtvO1比較器輸出比較器輸出OG1門輸出門輸出T1=2nTCvDtttT2=M

16、TC圖11- -3- -9 雙積分型ADC的工作波形工作原理工作原理(1) 初始準(zhǔn)備階段初始準(zhǔn)備階段 vS=，觸發(fā)器全部清，觸發(fā)器全部清零；開關(guān)零；開關(guān)S2閉合，使電容閉合，使電容C充分放電；開關(guān)充分放電；開關(guān)S1擲向擲向vI。(2) 第一次積分（取樣第一次積分（取樣階段）階段） 在在t=0時(shí)，時(shí)，vS上升為高上升為高電平，電平，S2斷開，積分器開斷開，積分器開始對始對vI積分，輸出電壓為：積分，輸出電壓為： ttvRCtv0IOd1)(電路圖電路圖設(shè)定設(shè)定vI為正壓，為正壓，VREF為負(fù)壓，則為負(fù)壓，則vO(t)，使檢零比較器，使檢零比較器輸出為輸出為1，將，將G1門打開，計(jì)數(shù)器從開始計(jì)數(shù)。

17、當(dāng)計(jì)滿門打開，計(jì)數(shù)器從開始計(jì)數(shù)。當(dāng)計(jì)滿2n，計(jì)數(shù)，計(jì)數(shù)器返回時(shí)，使器返回時(shí)，使FFC置置1，開關(guān)，開關(guān)S1擲向擲向VREF，第一次積分結(jié)束。，第一次積分結(jié)束。在此階段內(nèi)有：在此階段內(nèi)有：。）內(nèi)內(nèi)輸輸入入電電壓壓的的平平均均值值為為取取樣樣時(shí)時(shí)間間（其其中中時(shí)時(shí)刻刻積積分分器器輸輸出出為為：的的周周期期；為為，積積分分時(shí)時(shí)間間為為：1IICI10IO11CC12d121TVVRCTVRCTtvRCVTCPTTTnTn 上式說明積分器的輸出電壓上式說明積分器的輸出電壓VO1與輸入模擬電壓的取樣平均與輸入模擬電壓的取樣平均值值VI成正比。對于不同的成正比。對于不同的VI值，積分器輸出電壓波形的斜率也

18、值，積分器輸出電壓波形的斜率也不同。不同。電路圖電路圖(3) 第二次積分（比較階段）第二次積分（比較階段）tVRCVtvtTd )(1)(1REFO1O 積積分分器器輸輸出出電電壓壓為為：與此同時(shí)，計(jì)數(shù)器從開始計(jì)數(shù)。經(jīng)與此同時(shí)，計(jì)數(shù)器從開始計(jì)數(shù)。經(jīng)T2時(shí)間后，積分器輸時(shí)間后，積分器輸出回升到，檢零比較器輸出為出回升到，檢零比較器輸出為0，將門，將門G1封鎖，計(jì)數(shù)停止。設(shè)封鎖，計(jì)數(shù)停止。設(shè)計(jì)數(shù)器所計(jì)脈沖個(gè)數(shù)為計(jì)數(shù)器所計(jì)脈沖個(gè)數(shù)為M，則，則T2=MTC。此時(shí)計(jì)數(shù)器的輸出狀態(tài)。此時(shí)計(jì)數(shù)器的輸出狀態(tài)即為即為M對應(yīng)的二進(jìn)制代碼。對應(yīng)的二進(jìn)制代碼。 為正值為正值因此：因此：所以：所以：時(shí)刻，積分器輸出為：

19、時(shí)刻，積分器輸出為：在在舍去小數(shù)舍去小數(shù)REFIREFREFCCREF21REFIREF2I1REFI1O21222d )(10)(211VVVMMVMTTVTTVVVRCTVRCTtVRCVRCTtvTTtnnnTTT 雙積分型雙積分型ADC的優(yōu)缺點(diǎn)的優(yōu)缺點(diǎn)優(yōu)點(diǎn)：優(yōu)點(diǎn)：(1) 抗干擾能力強(qiáng)。抗干擾能力強(qiáng)。取樣電壓是取樣時(shí)間內(nèi)輸入電壓的平均取樣電壓是取樣時(shí)間內(nèi)輸入電壓的平均值。值。(2) 穩(wěn)定性好，轉(zhuǎn)換精度高。穩(wěn)定性好，轉(zhuǎn)換精度高。通過兩次積分把通過兩次積分把VI和和VREF之比之比變成兩次計(jì)數(shù)值之比，只要求變成兩次計(jì)數(shù)值之比，只要求RC和和TC在兩次積分時(shí)保持不變即在兩次積分時(shí)保持不變即可。