數(shù)字IC找工作?？脊P試題-

1、數(shù)字IC找工作?？脊P試題1、狀態(tài)機要注意的是狀態(tài)機采用的編碼、組合邏輯與時序邏輯的編寫規(guī)則;2、分頻器偶數(shù)分頻、奇數(shù)分頻以及小數(shù)分頻;3、時序分析會分析時序邏輯電路的時序,計算關(guān)健路徑的slack,包括存在鎖存器的情況下的時序分析,metastability、競爭冒險以及這些現(xiàn)象的解決方法;4、perl編程比如perl統(tǒng)計出一段字母中每個字母的重復(fù)次數(shù);5、小題一般都是IC方面的基本常識,比如棍圖,systemverilog的優(yōu)點,ASIC與FPGA之間代碼如何移植等等。6、國民的面試題:給出一個配置信號C,范圍是015。同時給出一個待毛刺的信號A和時鐘信號clk。毛刺的定義是持續(xù)時間小于等于

2、C拍。要求是濾掉毛刺,設(shè)計一個系統(tǒng),要求細(xì)化到能寫verilog的程度,并說明優(yōu)缺點。比如C=3,即是濾掉持續(xù)時間小于等于3拍的突變信號7、同步電路和異步電路的區(qū)別是什么?(仕蘭微電子8、什么是同步邏輯和異步邏輯?(漢王筆試9、什么是線與邏輯,要實現(xiàn)它,在硬件特性上有什么具體要求?(漢王筆試10、setup time和hold time(1什么是Setup 和Holdup時間?(漢王筆試(2setup和holdup時間,區(qū)別.(南山之橋(3解釋setup time和hold time的定義和在時鐘信號延遲時的變化。(4解釋setup和hold time violation,畫圖說明,并說明解決

3、辦法。(威盛VIA2003.11.06 上海筆試試題(5給了reg的setup,hold時間,求中間組合邏輯的delay范圍。(飛利浦-大唐筆試(6 時鐘周期為T,觸發(fā)器D1的建立時間最大為T1max,最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問,觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足什么條件。(華為(7 給出某個一般時序電路的圖,有Tsetup,Tdelay,Tck-q,還有clock的delay,寫出決定最大時鐘的因素,同時給出表達(dá)式。(威盛VIA 2003.11.06 上海筆試試題11、競爭與冒險(1說說對數(shù)字邏輯中的競爭和冒險的理解,并舉例說明競爭和冒險怎

4、樣消除。(仕蘭微電子(2什么是競爭與冒險現(xiàn)象?怎樣判斷?如何消除?(漢王筆試12、你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?(漢王筆試13、如何解決亞穩(wěn)態(tài)。(飛利浦-大唐筆試14、IC設(shè)計中同步復(fù)位與異步復(fù)位的區(qū)別。(南山之橋15、MOORE 與MEELEY狀態(tài)機的特征。(南山之橋16、多時域設(shè)計中,如何處理信號跨時域。(南山之橋17、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。(威盛VIA 2003.11.06 上海筆試試題18、一個四級的Mux,其中第二級信號為關(guān)鍵信號如何改善timing。(威盛VIA2003.11.06 上海筆試試題19、給出一個門級的圖,又給了各個門的傳輸延時,

5、問關(guān)鍵路徑是什么,還問給出輸入,使得輸出依賴于關(guān)鍵路徑。20、邏輯方面數(shù)字電路的卡諾圖化簡,時序(同步異步差異,觸發(fā)器有幾種(區(qū)別,優(yōu)點,全加器等等。21、卡諾圖寫出邏輯表達(dá)使。(威盛VIA 2003.11.06 上海筆試試題22、化簡F(A,B,C,D= m(1,3,4,5,10,11,12,13,14,15的和。(威盛23、please show the CMOS inverter schmatic,layout and its cross section with P-wellprocess.Plot its transfer curve (Vout-Vin And also expla

6、in the operation region of PMOS and NMOS for each segment of the transfer curve? (威盛筆試題circuit design-beijing-03.11.09 24、To design a CMOS invertor with balance rise and fall time,please define the ration ofchannel width of PMOS and NMOS and explain?25、為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大?(仕蘭微電子26、用mos管搭出一個二

7、輸入與非門。(揚智電子筆試27、please draw the transistor level schematic of a cmos 2 input AND gate and explainwhich input has faster response for output rising edge.(less delay time。(威盛筆試題circuit design-beijing-03.11.0928、畫出NOT,NAND,NOR的符號,真值表,還有transistor level的電路。(Infineon筆試按公司分類漢王筆試1、一些基本的數(shù)字電路知識問題,請簡要回答之。a 什么

8、是Setup 和Holdup時間?b 什么是競爭與冒險現(xiàn)象?怎樣判斷?如何消除?c 請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路?d 什么是線與邏輯,要實現(xiàn)它,在硬件特性上有什么具體要求?e 什么是同步邏輯和異步邏輯?f 請畫出微機接口電路中,典型的輸入設(shè)備與微機接口邏輯示意圖(數(shù)據(jù)接口、控制接口所存器/緩沖器。g 你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?2、可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要,請問:a 你所知道的可編程邏輯器件有哪些?b 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。3、設(shè)想你將設(shè)計完成一個電子電路方案。請簡述用EDA軟件(如PROTEL進(jìn)行

9、設(shè)計(包括原理圖和PCB圖到調(diào)試出樣機的整個過程。在各環(huán)節(jié)應(yīng)注意哪些問題?飛利浦-大唐筆試歸來1,用邏輯們和cmos電路實現(xiàn)ab cd2. 用一個二選一mux和一個inv實現(xiàn)異或3. 給了reg的setup,hold時間,求中間組合邏輯的delay范圍。4. 如何解決亞穩(wěn)態(tài)5. 用verilog/vhdl寫一個fifo控制器6. 用verilog/vddl檢測stream中的特定字符串信威dsp軟件面試題1DSP和通用處理器在結(jié)構(gòu)上有什么不同,請簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖2說說定點DSP和浮點DSP的定義(或者說出他們的區(qū)別3說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?請寫出【-8,7】的二進(jìn)制

10、補碼,和二進(jìn)制偏置碼。用Q15表示出0.5和-0.5揚智電子筆試第一題:用mos管搭出一個二輸入與非門。第二題:集成電路前段設(shè)計流程,寫出相關(guān)的工具。第三題:名詞IRQ,BIOS,USB,VHDL,SDR第四題:unix 命令cp -r, rm,uname第五題:用波形表示D觸發(fā)器的功能第六題:寫異步D觸發(fā)器的verilog module第七題:What is PC Chipset?第八題:用傳輸門和倒向器搭一個邊沿觸發(fā)器第九題:畫狀態(tài)機,接受1,2,5分錢的賣報機,每份報紙5分錢。華為面題(硬件全都是幾本模電數(shù)電信號單片機題目1.用與非門等設(shè)計全加法器2.給出兩個門電路讓你分析異同3.名詞:

11、sram,ssram,sdram4.信號與系統(tǒng):在時域與頻域關(guān)系5.信號與系統(tǒng):和4題差不多6.晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機的,12分之一周期.7.串行通信與同步通信異同,特點,比較8.RS232c高電平脈沖對應(yīng)的TTL邏輯是?(負(fù)邏輯?9.延時問題,判錯10.史密斯特電路,求回差電壓11.VCO是什么,什么參數(shù)(壓控振蕩器?12. 用D觸發(fā)器做個二分顰的電路.又問什么是狀態(tài)圖13. 什么耐奎斯特定律,怎么由模擬信號轉(zhuǎn)為數(shù)字信號14. 用D觸發(fā)器做個4進(jìn)制的計數(shù)15.那種排序方法最快?(軟件用C語言寫一個遞歸算法求N!;給一個C的函數(shù),關(guān)于字符串和數(shù)組,找出錯誤;防火

12、墻是怎么實現(xiàn)的?你對哪方面編程熟悉?新太硬件面題(1d觸發(fā)器和d鎖存器的區(qū)別(2有源濾波器和無源濾波器的原理及區(qū)別(3sram,falsh memory,及dram的區(qū)別?(4iir,fir濾波器的異同(5冒泡排序的原理(6操作系統(tǒng)的功能(7學(xué)過的計算機語言及開發(fā)的系統(tǒng)(8拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。IC設(shè)計基礎(chǔ)(流程、工藝、版圖、器件1、我們公司的產(chǎn)品是集成電路,請描述一下你對集成電路的認(rèn)識,列舉一些與集成電路相關(guān)的內(nèi)容2、FPGA和ASIC的概念,他們的區(qū)別。3、什么叫做OTP片(OTP(一次性可編程、掩膜片,兩者的區(qū)別何在?(仕蘭微面試題目4、你知道的集成電路設(shè)計的表達(dá)方式有哪幾

13、種?(仕蘭微面試題目5、描述你對集成電路設(shè)計流程的認(rèn)識6、簡述FPGA等可編程邏輯器件設(shè)計流程7、IC設(shè)計前端到后端的流程和eda工具8、Asic的design flow(設(shè)計流程。(威盛VIA 2003.11.06 上海筆試試題9、集成電路前段設(shè)計流程,寫出相關(guān)的工具。(揚智電子筆試10、請簡述一下設(shè)計后端的整個流程?(仕蘭微面試題目11、是否接觸過自動布局布線?請說出一兩種工具軟件。自動布局布線需要哪些基本元素?(仕蘭微面試題目12、描述你對集成電路工藝的認(rèn)識。(仕蘭微面試題目13、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么?(仕蘭微面試題目14、請描述一下國內(nèi)的工

14、藝現(xiàn)狀。(仕蘭微面試題目15、半導(dǎo)體工藝中,摻雜有哪幾種方式?(仕蘭微面試題目16、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果?17、解釋latch-up現(xiàn)象和Antenna effect和其預(yù)防措施.18、什么叫Latchup? 閂鎖效應(yīng),又稱寄生PNPN效應(yīng)或可控硅整流器( SCR, SiliconControlled Rectifier 效應(yīng)。(科廣試題19、什么叫窄溝效應(yīng)?20、什么是NMOS、PMOS、CMOS?什么是增強型、耗盡型?什么是PNP、NPN?他們有什么差別?(仕蘭微面試題目21、硅柵COMS工藝中N阱中做的是P管還是N管,N阱的阱電位的連接有什么要求?(仕蘭微面試

15、題目22、畫出CMOS晶體管的CROSS-OVER圖(應(yīng)該是縱剖面圖,給出所有可能的傳輸特性和轉(zhuǎn)移特性。(Infineon筆試試題23、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。(科廣試題24、Please explain how we describe the resistance in semiconductor. Comparethe resistance of a metal,poly and diffusion in tranditional CMOS process.(威盛筆試題circuit design-beijing-03.11.0925、說明mos一半工作在什么區(qū)。(凹凸的題目和面試26、畫p-bulk 的nmos截面圖。(凹凸的題目和面試27、寫schematic note(?,越多