數(shù)字邏輯(第二版)毛法堯課后題答案(1-6章)

1、數(shù)字邏輯習(xí)題解答習(xí)題一1.1 把下列不同進制數(shù)寫成按權(quán)展開式: (4517.239)10= 4103+5102+1101+7100+210-1+310-2+910-3 (10110.0101)2=124+023+122+121+020+02-1+12-2+02-3+12-4 (325.744)8=382+281+580+78-1+48-2+48-3 (785.4AF)16=7162+8161+5160+416-1+A16-2+F16-31.2 完成下列二進制表達式的運算:1.3 將下列二進制數(shù)轉(zhuǎn)換成十進制數(shù)、八進制數(shù)和十六進制數(shù)： (1110101)2=(165)8=(75)16=716+5=

2、(117)10 (0.110101)2=(0.65)8=(0.D4)16=1316-1+416-2=(0.828125)10 (10111.01)2=(27.2)8=(17.4)16=116+7+416-1=(23.25)101.4 將下列十進制數(shù)轉(zhuǎn)換成二進制數(shù)、八進制數(shù)和十六進制數(shù),精確到小數(shù)點后5位： (29)10=(1D)16=(11101)2=(35)8 (0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8 (33.333)10=(21.553F7)16=(100001.010101)2=(41.25237)81.5 如何判斷一個二進制正整數(shù)B=b6

3、b5b4b3b2b1b0能否被(4)10整除? 解: 一個二進制正整數(shù)被(2)10除時,小數(shù)點向左移動一位, 被(4)10除時,小數(shù)點向左移動兩位,能被整除時,應(yīng)無余數(shù),故當b1=0和b0=0時, 二進制正整數(shù)B=b6b5b4b3b2b1b0能否被(4)10整除.1.6 寫出下列各數(shù)的原碼、反碼和補碼： 0.1011 0.1011原=0.1011; 0.1011反=0.1011; 0.1011補=0.1011 0.0000 0.000原=0.0000; 0.0000反=0.0000; 0.0000補=0.0000 -10110 -10110原=110110; -10110反=101001; -

4、10110補=1010101.7 已知N補=1.0110,求N原,N反和N. 解:由N補=1.0110得: N反=N補-1=1.0101, N原=1.1010,N=-0.10101.8 用原碼、反碼和補碼完成如下運算： 0000101-0011010 0000101-0011010原=10010101；0000101-0011010=-0010101。 0000101-0011010反=0000101反+-0011010反=00000101+11100101=11101010 0000101-0011010=-0010101 0000101-0011010補=0000101補+-0011010

5、補=00000101+11100110=11101011 0000101-0011010=-0010101 0.010110-0.100110 0.010110-0.100110原=1.010000；0.010110-0.100110=-0.010000。 0.010110-0.100110反=0.010110反+-0.100110反=0.010110+1.011001=1.101111 0.010110-0.100110=-0.010000; 0.010110-0.100110補=0.010110補+-0.100110補=0.010110+1.011010=1.110000 0.010110

6、-0.100110=-0.0100001.9 分別用“對9的補數(shù)”和“對10的補數(shù)”完成下列十進制數(shù)的運算：2550-1232550-1239補=25509補+-1239補=02550+99876=02427 2550-123=24272550-12310補=255010補+-12310補=02550+99877=02427 2550-123=2427 537-846537-8469補=5379補+-8469補=0537+9153=9690 537-846=-309537-84610補=53710補+-84610補=0537+9154=9691 537-846=-3091.10 將下列8421

7、BCD碼轉(zhuǎn)換成二進制數(shù)和十進制數(shù): (0110,1000,0011)8421BCD=(1010101011)2=(683)10 (0100,0101.1001)8421BCD=(101101.11100110)2=(45.9)101.11 試用8421BCD碼、余3碼、和格雷碼分別表示下列各數(shù)： (578)10=(0101,0111,1000)8421BCD=(1000,1010,1011)余3碼=(1001000010)2=(1101100011)Gray (1100110)2=(1010101)Gray=(102)10=(0001,0000,0010)8421BCD=(0100,0011,

8、0101)余3碼習(xí)題二2.1 分別指出變量（A,B,C,D）在何種取值組合時，下列函數(shù)值為1。 如下真值表中共有6種如下真值表中共有8種如下真值表中除0011、1011、1111外共有13種：2.2 用邏輯代數(shù)公理、定理和規(guī)則證明下列表達式： 證明:左邊=右邊 原等式成立. 證明:左邊=右邊 原等式成立. 證明:左邊= =右邊 原等式成立. 證明:右邊=左邊 原等式成立. 證明:左邊=右邊 原等式成立.2.3 用真值表檢驗下列表達式： 2.4 求下列函數(shù)的反函數(shù)和對偶函數(shù)： 2.5 回答下列問題： 已知 X+Y=X+Z，那么，Y=Z。正確嗎？為什么？答：正確。因為X+Y=X+Z，故有對偶等式X

9、Y=XZ。所以 Y= Y + XY=Y+XZ=(X+Y)(Y+Z) =(X+Y)(Y+Z) Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)故Y=Z。 已知 XY=XZ，那么，Y=Z。正確嗎？為什么？答：正確。 因為XY=XZ的對偶等式是X+Y=X+Z，又因為 Y= Y + XY=Y+XZ=(X+Y)(Y+Z) =(X+Y)(Y+Z) Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)故Y=Z。已知 X+Y=X+Z，且 XY=XZ，那么，Y=Z。正確嗎？為什么？答：正確。 因為X+Y=X+Z，且 XY=XZ，所以 Y= Y + XY= Y +

10、XZ=(X+Y)(Y+Z)=(X+Z)(Y+Z)=Z+XY=Z+XZ=Z已知 X+Y=XZ，那么，Y=Z。正確嗎？為什么？答：正確。因為X+Y=XZ，所以有相等的對偶式XY=X+Z。Y= Y + XY= Y +（X + Z）=X+Y+ZZ = Z +XZ =Z + ( X + Y ) =X+Y+Z故Y=Z。2.6 用代數(shù)化簡法化簡下列函數(shù)： 2.7 將下列函數(shù)表示成“最小項之和”形式和“最大項之積”形式： =m(0,4,5,6,7)= M(1,2,3)（如下卡諾圖1） =m(4,5,6,7,12,13,14,15)= M(0,1,2,3,8,9,10,11) （如下卡諾圖2） =m(0,1,2

11、,3,4)= M(5,6,7,8,9,10,11,12,13,14,15) （如下卡諾圖3）2.8 用卡諾圖化簡下列函數(shù),并寫出最簡“與-或”表達式和最簡“或-與”表達式： = =或= = =2.9 用卡諾圖判斷函數(shù)和有何關(guān)系。 = =可見，2.10 卡諾圖如下圖所示，回答下面兩個問題： 若,當取何值時能得到取簡的“與或”表達式。從以上兩個卡諾圖可以看出,當=1時, 能得到取簡的“與或”表達式。 和各取何值時能得到取簡的“與或”表達式。從以上兩個卡諾圖可以看出,當=1和=1時, 能得到取簡的“與或”表達式。2.11 用卡諾圖化簡包含無關(guān)取小項的函數(shù)和多輸出函數(shù)。 m(0,2,7,13,15)+

12、 d(1,3,4,5,6,8,10) 習(xí)題三3.1 將下列函數(shù)簡化,并用“與非”門和“或非”門畫出邏輯電路。m(0,2,3,7)= = M(3,6)= m(0,1,2,4,5,7)= = = =3.2 將下列函數(shù)簡化,并用“與或非”門畫出邏輯電路。 = m(1,2,6,7,8,9,10,13,14,15)= 3.3 分析下圖3.48所示邏輯電路圖,并求出簡化邏輯電路。 解：如上圖所示，在各個門的輸出端標上輸出函數(shù)符號。則 =A（BC）+C（AB）真值表和簡化邏輯電路圖如下，邏輯功能為：依照輸入變量ABC的順序，若A或C為1，其余兩個信號相同，則電路輸出為1，否則輸出為0。3.4 當輸入變量取何

13、值時，圖3.49中各邏輯電路圖等效。 解：當和的取值相同（即都取0或1）時，這三個邏輯電路圖等效。3.5 假定代表一個兩位二進制正整數(shù)，用“與非”門設(shè)計滿足如下要求的邏輯電路： ；（Y也用二進制數(shù)表示）因為一個兩位二進制正整數(shù)的平方的二進制數(shù)最多有四位，故輸入端用A、B兩個變量，輸出端用Y3、Y2、Y1、Y0四個變量。真值表： 真值表： Y3=AB，Y2=，Y1=0，Y0=+ AB =B,邏輯電路為: ，（Y也用二進制數(shù)表示）因為一個兩位二進制正整數(shù)的立方的二進制數(shù)最多有五位，故輸入端用A、B兩個變量，輸出端用Y4、Y3、Y2、Y1、Y0五個變量?？闪谐稣嬷当?Y4=AB，Y3=，Y2=0，Y

14、1= AB ,Y0=+ AB =B,邏輯電路如上圖。3.6 設(shè)計一個一位十進制數(shù)（8421BCD碼）乘以5的組合邏輯電路，電路的輸出為十進制數(shù)（8421BCD碼）。實現(xiàn)該邏輯功能的邏輯電路圖是否不需要任何邏輯門？解：因為一個一位十進制數(shù)（8421BCD碼）乘以5所得的的十進制數(shù)（8421BCD碼）最多有八位，故輸入端用A、B、C、D四個變量，輸出端用Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0八個變量。真值表： 用卡諾圖化簡：Y7=0，Y6=A，Y5=B，Y4=C，Y3=0，Y2=D ，Y1=0，Y0=D 。邏輯電路如下圖所示，在化簡時由于利用了無關(guān)項，本邏輯電路不需要任何邏輯門。3.7 設(shè)

15、計一個能接收兩位二進制Y=y1y0,X=x1x0,并有輸出Z=z1z2的邏輯電路,當Y=X時,Z=11,當YX時,Z=10,當YX時,Z=01。用“與非”門實現(xiàn)該邏輯電路。解：根據(jù)題目要求的功能，可列出真值表如下：用卡諾圖化簡：z1=+z2=+轉(zhuǎn)化為“與非與非”式為：邏輯電路為：3.8 設(shè)計一個檢測電路,檢測四位二進制碼中1的個數(shù)是否為奇數(shù),若為偶數(shù)個1,則輸出為1,否則為0。解：用A、B、C、D代表輸入的四個二進制碼，F(xiàn)為輸出變量，依題意可得真值表：卡諾圖不能化簡：用“與非”門實現(xiàn)的邏輯電路為：用異或門實現(xiàn)的電路為3.9 判斷下列函數(shù)是否存在冒險,并消除可能出現(xiàn)的冒險。 解:不存在冒險;存在

16、冒險,消除冒險的辦法是添加一冗余項BD;即： 也存在冒險,消除冒險的辦法也是添加一冗余因子項 . 即： .習(xí)題四4.1 圖4.55所示為一個同步時序邏輯電路,試寫出該電路的激勵函數(shù)和輸出函數(shù)表達式。解：輸出函數(shù)：； ；激勵函數(shù)：；。4.2 已知狀態(tài)表如表4.45所示，作出相應(yīng)的狀態(tài)圖。解：狀態(tài)圖為：4.3 已知狀態(tài)圖如圖4.56所示，作出相應(yīng)的狀態(tài)表。解：相應(yīng)的狀態(tài)表為：4.4 圖4.57所示狀態(tài)圖表示一個同步時序邏輯電路處于其中某一個未知狀態(tài)，。為了確定這個初始狀態(tài)，可加入一個輸入序列，并觀察輸出序列。如果輸入序列和相應(yīng)的輸出序列為00/0、01/1、00/0、10/0、11/1，試確定該同

17、步時序電路的初始狀態(tài)。解：為分析問題的方便，下面寫出狀態(tài)表：當輸入序列和相應(yīng)的輸出序列為00/0時，A、B、C、D都符合條件，但當序列為01/1時要轉(zhuǎn)為B態(tài)或C態(tài)，就排除了A、D態(tài)；下一個序列為00/0時，B、C保持原態(tài)，接著序列為10/0時，B態(tài)轉(zhuǎn)為A態(tài)，C態(tài)轉(zhuǎn)為D態(tài)，但當最后一個序列為11/1時，只有D態(tài)才有可能輸出1，這就排除了B態(tài)。故確定該同步時序電路的初始狀態(tài)為C態(tài)。 即C（初態(tài)）（00/0）C（01/1）C（00/0）C（10/0）D（11/1）C4.5 分析圖4.58所示同步電路，作出狀態(tài)圖和狀態(tài)表，并說明該電路的邏輯功能。解：激勵方程： ；; 輸出方程： 。 各觸發(fā)器的狀態(tài)方程

18、為： =； =0;由圖可見，該電路的邏輯功能為：在時鐘脈沖作用下，輸入任意序列x均使電路返回00狀態(tài)。4.6 圖4.59為一個串行加法器邏輯框圖，試作出其狀態(tài)圖和狀態(tài)表。解: 狀態(tài)圖和狀態(tài)表為:4.7 作1010序列檢測器的狀態(tài)圖，已知輸入、輸出序列為輸入：0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 1 0 輸出：0 0 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0解：1010序列檢測器的狀態(tài)圖如右。4.8 設(shè)計一個代碼檢測器，電路串行輸入余3碼，當輸入非法數(shù)字時電路輸出為0，否則輸出為1，試作出狀態(tài)圖。解：余3碼的非法數(shù)字有六個，即0000，0001，0

19、010，1101，1110，1111。故其原始狀態(tài)圖為：4.9 簡化表4.46所示的完全確定狀態(tài)表。解：表4.46所示的完全確定狀態(tài)表的隱含表為：考察給定的狀態(tài)表，比較狀態(tài)C和F。不論輸入x是1還是0，它們所產(chǎn)生的輸出都相同。當x=0時，所建立的次態(tài)也相同；但當x=1時，它們的次態(tài)不相同： N（C，1）=A N（F，1）=D于是狀態(tài)C，F(xiàn)能否合并，取決于狀態(tài)A，D能否合并。對于狀態(tài)A和D。不論輸入x是1還是0，它們所產(chǎn)生的輸出都分別相同。當x=1時，它們的次態(tài)為現(xiàn)態(tài)的交錯，但當x=0時，它們的次態(tài)卻不相同： N（A，0）=E N（D，0）=B因此，狀態(tài)A，D能否合并，取決于狀態(tài)B，E能否合并。

20、對于狀態(tài)B和E。不論輸入x是1還是0，它們所產(chǎn)生的輸出都分別相同。但當x=0時，它們的次態(tài)不同： N（B，0）=A N（E，0）=D當x=1時，它們所建立的次態(tài)也不相同： N（B，1）=F N（E，1）=C可以發(fā)現(xiàn)：狀態(tài)CF、AD和BE能否各自合并，出現(xiàn)如上循環(huán)關(guān)系：顯然，由于這個循環(huán)中的各對狀態(tài)，在不同的現(xiàn)輸入下所產(chǎn)生的輸出是分別相同的，因而從循環(huán)中的某一狀態(tài)時出發(fā)，都能保證所有的輸入序列下所產(chǎn)生的輸出序列都相同。所以，循環(huán)中各對狀態(tài)分別可以合并。令 A=A，D， B=B，E C=C，F(xiàn)代入原始狀態(tài)表中簡化后，再令D、E代替G、H，可得最小化狀態(tài)表。4.10 簡化表4.47所示的不完全確定狀

21、態(tài)表。解：由給定的不完全確定狀態(tài)表畫出隱含表，可以得出全部相容狀態(tài)對有五個，為： （A，B）、（C，D）、（C，E）、（A，D）、（B，C）,從這五個相容狀態(tài)對可以看出它們本身就是最大相容類。作出閉覆蓋表尋找最小閉覆蓋。從閉覆蓋表可以得出兩種最小化方案及對應(yīng)的最小化狀態(tài)表：從這兩個方案可以看出，方案一相容類數(shù)目最少，是最佳方案。4.11 按照狀態(tài)分配基本原則，將表4.48所示的狀態(tài)表轉(zhuǎn)換成二進制狀態(tài)表。解：給定的狀態(tài)表中共有A、B、C、D四個狀態(tài)，其中B態(tài)和C態(tài)是可以合并的最大相容類，可看成一個狀態(tài)，如B態(tài)。則根據(jù)狀態(tài)分配原則1)，A和B應(yīng)分配相鄰代碼；根據(jù)狀態(tài)分配原則2)，A和B，B和D應(yīng)分

22、配相鄰代碼；根據(jù)狀態(tài)分配原則3)，A和B、B和D應(yīng)分配相鄰代碼，根據(jù)狀態(tài)分配原則4)，狀態(tài)B的代碼應(yīng)分配為00。 從分配二進制代碼的卡諾圖得代碼分配結(jié)果：B為00；A為01；D為10。C為11是不會出現(xiàn)的狀態(tài)，可作無關(guān)項處理。于是可得二進制狀態(tài)表。4.12 若分別用J-K、T和D觸發(fā)器作同步時序電路的存儲電路，試根據(jù)表4.49所示的二進制狀態(tài)表設(shè)計同步時序電路，并進行比較。解：下面畫出了分別用J-K、T和D觸發(fā)器作同步時序電路的存儲電路時的激勵函數(shù)和輸出函數(shù)卡諾圖：各觸發(fā)器的激勵函數(shù)和輸出函數(shù)的表達式如下：； ； ；=各邏輯電路為： 由此可見，使用JK觸發(fā)器線路較為簡單，門電路較少，成本較低。

23、4.13 設(shè)計一個能對兩個二進制數(shù)X=x1,x2,xn和Y=y1, y 2, y n進行比較的同步時序電路，其中，X，Y串行地輸入到電路的x，y輸入端。比較從x1， y 1開始，依次進行到xn， y n。電路有兩個輸出Zx和Zy，若比較結(jié)果XY，則Zx為1，Zy為0；若XY，則Zy為1，Zx為0；若X=Y，則Zx 和 Zy都為。要求用盡可能少的狀態(tài)數(shù)作出狀態(tài)圖和狀態(tài)表，并作盡可能的邏輯門和觸發(fā)器來實現(xiàn)。解：兩個數(shù)進行比較時，先比較高位，然后比較低位。若xi= y i=0或1，兩個輸出Zx 和 Zy=1，還應(yīng)比較低一位，若還相等，則兩個輸出不變。，若所有的位的數(shù)都相等，最后輸出Zx 和 Zy=1

24、，表示比較結(jié)果X=Y。比較過程中若出現(xiàn)某一位數(shù)不等，則比較結(jié)束。xi y i時輸出Zx=1，Zy=0，比較結(jié)果XY；xiy i時輸出Zx=0，Zy=1，比較結(jié)果XY。因題意要求要求用盡可能少的狀態(tài)數(shù)作出狀態(tài)圖和狀態(tài)表，并作盡可能的邏輯門和觸發(fā)器來實現(xiàn)，故采用Moore型電路，用兩個D觸發(fā)器，這兩個觸發(fā)器的輸出就是電路的輸出，其中y 2表示Zy，y 1表示Zx。用A、B、C三個狀態(tài)分別表示X=Y、XY、XY。令A(yù)=11,B=01,C=10,得二進制狀態(tài)表。.采用D觸發(fā)器，經(jīng)卡諾圖化簡得激勵方程：;所設(shè)計的同步時序邏輯電路為：習(xí)題四55-1：(1)列出電路的激勵函數(shù)和輸出函數(shù)表達式：(2)作狀態(tài)真

25、值表：輸入現(xiàn)態(tài)激勵函數(shù)次態(tài)CPQ1 Q2 Q3J1 K1 CP1J2 K2 CP2J3 K3 CP3Q1(n+1) Q2(n+1 Q3(n+1)10 0 01 1 11 1 00 1 01 0 010 0 11 1 10 1 00 1 01 0 110 1 01 1 11 1 01 1 01 1 010 1 11 1 10 1 00 1 01 1 111 0 01 1 10 1 10 1 10 1 011 0 11 1 10 2 20 1 10 0 011 1 01 1 11 1 11 1 10 0 111 1 11 1 10 1 10 1 10 0 0(3)作狀態(tài)圖表如下：(4)功能描述：由狀態(tài)圖可知，此電路為一帶自啟動能力的六進制計數(shù)器。習(xí)題六6.1 用兩個