基于FPGA的轉(zhuǎn)速測(cè)量系統(tǒng)設(shè)計(jì)

1、摘 要本文敘述了轉(zhuǎn)速測(cè)量的原理及轉(zhuǎn)速測(cè)量的幾種常用方法，分析了各種方法在測(cè)量上的原理和特性，設(shè)計(jì)出一種基于FPGA的等精度測(cè)速系統(tǒng)。詳細(xì)闡述了等精度測(cè)速系統(tǒng)的工作原理和速度采集方法，并進(jìn)行了方案論證和誤差分析。硬件系統(tǒng)主要由脈沖信號(hào)產(chǎn)生、脈沖信號(hào)處理和顯示模塊組成。軟件部分采用VHDL語(yǔ)言實(shí)現(xiàn)各功能模塊設(shè)計(jì)，在Quartus開(kāi)發(fā)平臺(tái)上進(jìn)行仿真、測(cè)試。結(jié)果證實(shí)該方法具有電路簡(jiǎn)單、速度快、精度高、穩(wěn)定性好等優(yōu)點(diǎn)。具有一定的應(yīng)用價(jià)值。關(guān)鍵詞：轉(zhuǎn)速測(cè)量 等精度 FPGA ABSTRACTThis article narrated the tachometric survey principle and

2、 tachometric survey several commonly used methods, has analyzed each method in the survey principle and the characteristic, designs one kind based on FPGA and so on precisions to measure the fast system. Elaborated in detail and so on precisions measured the fast system's principle of work and t

3、he speed gathering method, and has carried on the project concept demonstration and the error analysis. The hardware system mainly has, signal impulse processing and the display module by the signal impulse is composed. The software part uses the VHDL language to realize various functional module de

4、sign, in QuartusDevelops in the platform to carry on the simulation.The result confirmed that this method has the electric circuit to be simple, the speed is quick, the precision is high, stability good and so on merits. Has certain application value.Key words: Speed Measurement Precision FPGA目 錄第一章

5、 緒論11. 1轉(zhuǎn)速測(cè)量系統(tǒng)的發(fā)展11. 2轉(zhuǎn)速測(cè)量在國(guó)民經(jīng)濟(jì)中的應(yīng)用11. 3課題研究目的和意義2第二章 FPGA技術(shù)介紹42.1 FPGA概述及特點(diǎn)42.2 FPGA設(shè)計(jì)語(yǔ)言介紹52.3 Quartus II介紹7第三章 基于FPGA的轉(zhuǎn)速測(cè)量原理93.1 轉(zhuǎn)速測(cè)量原理93.2 轉(zhuǎn)速測(cè)量方法93. 3 測(cè)量系統(tǒng)的構(gòu)成113.3.1 轉(zhuǎn)速信號(hào)采集123.3.2 整形電路123.3.3 FPGA133.3.4 顯示電路13第四章 等精度測(cè)速原理144.1 等精度測(cè)頻原理及誤差分析144.2 基本性能指標(biāo)17第五章 硬件電路設(shè)計(jì)185.1 FPGA電路設(shè)計(jì)185.1.1 光電傳感器185.1.2

6、 整形電路185.1.3 EPlC6Q240C8N芯片介紹195.2 FPGA測(cè)頻主系統(tǒng)195.3 專(zhuān)用模塊測(cè)試控制信號(hào)說(shuō)明205.4 液晶顯示介紹21第六章 軟件設(shè)計(jì)226.1 FPGA功能模塊226.1.1 測(cè)頻/測(cè)周期的實(shí)現(xiàn)226.1.2 計(jì)數(shù)模塊設(shè)計(jì)236.1.3 控制模塊設(shè)計(jì)236.1.4 脈寬寬度測(cè)量和占空比測(cè)量模塊設(shè)計(jì)246.2 FPGA整體仿真25結(jié)論26參考文獻(xiàn)27第一章 緒論1. 1轉(zhuǎn)速測(cè)量系統(tǒng)的發(fā)展目前國(guó)內(nèi)外測(cè)量電機(jī)轉(zhuǎn)速的方法很多，按照不同的理論方法，先后產(chǎn)生過(guò)模擬測(cè)速法（如離心式轉(zhuǎn)速表、用電機(jī)轉(zhuǎn)矩或者電機(jī)電樞電動(dòng)勢(shì)計(jì)算所得）、同步測(cè)速法（如機(jī)械式或閃光式頻閃測(cè)速儀）以及

7、計(jì)數(shù)測(cè)速法。計(jì)數(shù)測(cè)速法又可分為機(jī)械式定時(shí)計(jì)數(shù)法和電子式定時(shí)計(jì)數(shù)法。傳統(tǒng)的電機(jī)轉(zhuǎn)速檢測(cè)多采用測(cè)速發(fā)電機(jī)或光電數(shù)字脈沖編碼器，也有采用電磁式（利用電磁感應(yīng)原理或可變磁阻的霍爾元件等）、電容式（對(duì)高頻振蕩進(jìn)行幅值調(diào)制或頻率調(diào)制）等，還有一些特殊的測(cè)速器是利用置于旋轉(zhuǎn)體內(nèi)的放射性材料來(lái)發(fā)生脈沖信號(hào)。其中應(yīng)用最廣的是光電式，光電式測(cè)速系統(tǒng)具有低慣性、低噪聲、高分辨率和高精度的優(yōu)點(diǎn)。加之激光光源、光柵、光學(xué)碼盤(pán)、CCD器件、光導(dǎo)纖維等的相繼出現(xiàn)和成功應(yīng)用，使得光電傳感器在檢測(cè)和控制領(lǐng)域等到了廣泛的應(yīng)用。而采用光電傳感器的電機(jī)轉(zhuǎn)速測(cè)量系統(tǒng)具有測(cè)量準(zhǔn)確高、采樣速度快、測(cè)量范圍寬和測(cè)量精度與被測(cè)轉(zhuǎn)速無(wú)關(guān)等優(yōu)點(diǎn)，

8、具有廣闊的應(yīng)用的前景1。1. 2轉(zhuǎn)速測(cè)量在國(guó)民經(jīng)濟(jì)中的應(yīng)用轉(zhuǎn)速測(cè)量的應(yīng)用系統(tǒng)在工業(yè)生產(chǎn)、科技教育、民用電器等各領(lǐng)域的應(yīng)用極為廣泛，往往成為某一產(chǎn)品或控制系統(tǒng)的核心部分，其各種參數(shù)在不同的應(yīng)用中有其側(cè)重，但轉(zhuǎn)速測(cè)量系統(tǒng)作為普遍的應(yīng)用在國(guó)民經(jīng)濟(jì)發(fā)展中，有重要的意義。下面列舉二例加以說(shuō)明。（1） 轉(zhuǎn)速測(cè)量在調(diào)速系統(tǒng)中的應(yīng)用直流電機(jī)具有良好的起、制動(dòng)性能，易于在寬廣范圍內(nèi)平滑調(diào)速，所以長(zhǎng)期以來(lái)在要求調(diào)速指標(biāo)較高的場(chǎng)合獲得了廣泛應(yīng)用。隨著電力電子技術(shù)和控制技術(shù)的發(fā)展，交流調(diào)速系統(tǒng)日趨完善，其性能可與直流調(diào)速系統(tǒng)相媲美，其變頻調(diào)速的應(yīng)用范圍日益擴(kuò)大，但它的控制技術(shù)相對(duì)復(fù)雜，整個(gè)控制系統(tǒng)造價(jià)較高，在某些領(lǐng)域

9、短時(shí)間內(nèi)還難以取代直流調(diào)速系統(tǒng)，調(diào)速系統(tǒng)便應(yīng)運(yùn)而生了。調(diào)速系統(tǒng)主電路線路簡(jiǎn)單，所用的功率元件少；開(kāi)關(guān)頻率高，可達(dá)到10004000Hz，電流易連續(xù)，諧波少，脈動(dòng)小，電機(jī)損耗和發(fā)熱都較?。坏退傩阅芎?，穩(wěn)態(tài)精度高，因而調(diào)速范圍寬；調(diào)速系統(tǒng)頻帶寬，快速響應(yīng)性能好，動(dòng)態(tài)抗擾能力強(qiáng)；主電路元件工作在開(kāi)關(guān)狀態(tài)，導(dǎo)通損耗小，裝置效率高；直流電源采用三相整流時(shí)，電網(wǎng)功率因數(shù)高，可廣泛用于交通、工礦企業(yè)等電力傳動(dòng)系統(tǒng)中。（2） 變M/T法在風(fēng)力發(fā)電機(jī)并網(wǎng)控制中的應(yīng)用發(fā)電機(jī)葉輪吸收的功率，一部分用來(lái)克服葉輪旋轉(zhuǎn)的阻力矩，其余部分轉(zhuǎn)變?yōu)殡娔?。葉輪通過(guò)硬質(zhì)齒面增速齒輪箱帶動(dòng)4極200kW異步發(fā)電機(jī)。主葉輪轉(zhuǎn)速達(dá)到40

10、rpm時(shí)，發(fā)電機(jī)轉(zhuǎn)速達(dá)到同步轉(zhuǎn)速，應(yīng)并入電網(wǎng)發(fā)電，發(fā)電機(jī)轉(zhuǎn)速低于同步轉(zhuǎn)速時(shí)應(yīng)脫離電網(wǎng)。對(duì)合閘時(shí)具有大電流沖擊特性的異步發(fā)電機(jī)來(lái)說(shuō)，除采用軟切入并網(wǎng)技術(shù)外，還應(yīng)滿足在同步轉(zhuǎn)速點(diǎn)切入的嚴(yán)格要求。自然界的風(fēng)速風(fēng)向變化是難以預(yù)測(cè)的隨機(jī)變量，加上葉輪轉(zhuǎn)動(dòng)時(shí)的巨大慣量和強(qiáng)電磁干擾。因此，風(fēng)力發(fā)電機(jī)的安全并脫電網(wǎng)是風(fēng)機(jī)控制的關(guān)鍵技術(shù)。自動(dòng)并脫電網(wǎng)的主要根據(jù)是發(fā)電機(jī)的實(shí)時(shí)轉(zhuǎn)速，采用準(zhǔn)確、快速的轉(zhuǎn)速測(cè)量方法尤為重要。用變M/T法測(cè)速，以4個(gè)轉(zhuǎn)速計(jì)數(shù)脈沖(m1=4)為一個(gè)測(cè)算周期。在風(fēng)力發(fā)電機(jī)并入電網(wǎng)控制中，變M/T法能夠較好地滿足并網(wǎng)對(duì)發(fā)電機(jī)轉(zhuǎn)速的精度要求。同時(shí)，隨著電機(jī)轉(zhuǎn)速不斷的提高，4個(gè)轉(zhuǎn)速脈沖之間的時(shí)間總

11、和相應(yīng)減少，測(cè)算周期也相也就是應(yīng)縮短，這也正好滿足發(fā)電機(jī)并網(wǎng)時(shí)對(duì)轉(zhuǎn)速測(cè)量快速性的要求。有效地防止了在高風(fēng)速起動(dòng)時(shí)，風(fēng)機(jī)因超過(guò)并網(wǎng)而飛車(chē)造成的并網(wǎng)失敗2。1. 3課題研究目的和意義轉(zhuǎn)速是工程中應(yīng)用非常廣泛的一個(gè)參數(shù)，其測(cè)量方法較多，而模擬量的采集和模擬處理一直是轉(zhuǎn)速測(cè)量的主要方法，這種測(cè)量方法已不能適應(yīng)現(xiàn)代科技發(fā)展的要求，在測(cè)量范圍和測(cè)量精度上，已不能滿足大多數(shù)系統(tǒng)的使用。隨著大規(guī)模及超大規(guī)模集成電路技術(shù)的發(fā)展，數(shù)字系統(tǒng)測(cè)量得到普遍應(yīng)用，特別是FPGA對(duì)脈沖數(shù)字信號(hào)的強(qiáng)大處理能力，使得全數(shù)字測(cè)量系統(tǒng)越來(lái)越普及，其轉(zhuǎn)速測(cè)量系統(tǒng)也可以用全數(shù)字化處理。在測(cè)量范圍和測(cè)量精度方面都有極大的提高。因此，本課

12、題的目的是：對(duì)各種測(cè)量轉(zhuǎn)速的基本方法予以分析，針對(duì)不同的應(yīng)用環(huán)境，利用FPGA設(shè)計(jì)一種等精度測(cè)速系統(tǒng)，從提高測(cè)量精度的角度出發(fā)，分析討論其產(chǎn)生誤差的可能原因，為今后的實(shí)際使用提供借鑒。并從實(shí)際硬件電路出發(fā)，分析電路工作原理和軟件流程，根據(jù)仿真情況提出修改方案和解決辦法。課題以FPGA為中心，設(shè)計(jì)的等精度測(cè)量轉(zhuǎn)速系統(tǒng)，在工業(yè)控制和民用電器中都有較高使用價(jià)值。其可以應(yīng)用于工業(yè)控制中的某一部分，如數(shù)控車(chē)床的電機(jī)轉(zhuǎn)速檢測(cè)和控制、水泵流量控制以及需要利用轉(zhuǎn)速檢測(cè)來(lái)進(jìn)行控制的許多場(chǎng)合。如車(chē)輛的里程表、車(chē)速表等。其次該轉(zhuǎn)速測(cè)量系統(tǒng)由于采用全數(shù)字化結(jié)構(gòu)，因而可以很方便的和工業(yè)控制計(jì)算機(jī)進(jìn)行連接，實(shí)行遠(yuǎn)程管理和

13、控制，進(jìn)一步提高現(xiàn)代化水平。并且，幾乎不需做很大改變直接就能作為單獨(dú)的使用產(chǎn)品?？傊?，轉(zhuǎn)速測(cè)量系統(tǒng)的研究是一件非常有意義的課題。本文基于FPGA設(shè)計(jì)的轉(zhuǎn)速測(cè)量系統(tǒng)，主要分為6章。第1章緒論介紹了轉(zhuǎn)速測(cè)量系統(tǒng)的發(fā)展及應(yīng)用、本文的研究目的和意義；第2章主要講述了FPGA技術(shù)與VHDL語(yǔ)言設(shè)計(jì)應(yīng)用的相關(guān)介紹；第3章為轉(zhuǎn)速測(cè)量原理及方法；第4章為等精度測(cè)量原理介紹；第5章為硬件結(jié)構(gòu)；第6章為主體模塊設(shè)計(jì)及波形仿真，最后是結(jié)論。第二章 FPGA技術(shù)介紹FPGA技術(shù)采用VHDL硬件描述語(yǔ)言作為設(shè)計(jì)輸入，內(nèi)部有強(qiáng)大的庫(kù)支持，在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次通過(guò)模擬仿真驗(yàn)證。2.1 FPGA概述及特點(diǎn)FPGA是

14、英文Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。FPGA的基本特點(diǎn)主要有：（1）采用FP

15、GA設(shè)計(jì)ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。（2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。（3）FPGA內(nèi)部有豐富的觸發(fā)器和IO引腳。（4）FPGA是ASIC電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。（5）FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容?？梢哉f(shuō)，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前FPGA的品種很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FLEX系列等。FPGA是由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。用戶可

16、以根據(jù)不同的配置模式，采用不同的編程方式。加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無(wú)須專(zhuān)用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片F(xiàn)PGA；串行模式可以采用串行PROM編程FPGA；外

17、設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對(duì)其編程。FPGA芯片是特殊的ASIC芯片,除了具有ASIC的特點(diǎn)之外,還具有以下幾個(gè)優(yōu)點(diǎn)：（1）隨著超大規(guī)模集成電路（Very Large Scale IC,VLSI）工藝的不斷提高，單一芯片內(nèi)部可以容納上百萬(wàn)個(gè)晶體管，F(xiàn)PGA芯片的規(guī)模也越來(lái)越大，其單片邏輯門(mén)數(shù)已達(dá)到上百萬(wàn)門(mén)，所實(shí)現(xiàn)的功能越來(lái)越強(qiáng)，同時(shí)還可以實(shí)現(xiàn)系統(tǒng)集成。（2）FPGA芯片在出廠之前100%都做過(guò)測(cè)試，不需要設(shè)計(jì)人員承擔(dān)投資風(fēng)險(xiǎn)和費(fèi)用，設(shè)計(jì)人員只需在自己的實(shí)驗(yàn)室里就可以通過(guò)相關(guān)的軟硬件環(huán)境來(lái)完成芯片的最終功能設(shè)計(jì)。所以，F(xiàn)PGA的資金投入少，節(jié)省了許多潛在的花費(fèi)。（3）用戶

18、可以反復(fù)的編程、擦除、使用，或者在外圍電路不動(dòng)的情況下，用不同的實(shí)現(xiàn)軟件就可以實(shí)現(xiàn)不同的功能。因此，用FPGA試制樣本，能以最快的速度占領(lǐng)市場(chǎng)。FPGA軟件包中有各種輸入工具、仿真工具、版圖設(shè)計(jì)工具及編程器等全線產(chǎn)品，使電路設(shè)計(jì)人員在很短的時(shí)間內(nèi)就可以完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片的制作。當(dāng)電路有少量的改動(dòng)時(shí)，更能顯示出FPGA的優(yōu)勢(shì)。電路設(shè)計(jì)人員使用FPGA進(jìn)行電路設(shè)計(jì)時(shí)，不需要具備專(zhuān)門(mén)的IC深層次的知識(shí)，F(xiàn)PGA軟件易學(xué)易用，可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)，快速將產(chǎn)品推向市場(chǎng)3。2.2 FPGA設(shè)計(jì)語(yǔ)言介紹1.VHDL簡(jiǎn)介 VHDL的英文全名是VHSIC(Very Hi

19、gh Speed Integated Circuit)Hardware Description Language。1983年由美國(guó)國(guó)防部發(fā)起創(chuàng)建，由IEEE(The Institute of Electrical and Electronics Engineers)進(jìn)一步發(fā)展并在1987年作為“IEEE標(biāo)準(zhǔn)1076”發(fā)布。1993年被更新為IEEE標(biāo)準(zhǔn)1164。VHDL能夠成為標(biāo)準(zhǔn)化的硬件語(yǔ)言并獲得廣泛應(yīng)用，因?yàn)樗哂腥缦碌膬?yōu)點(diǎn)：（1）功能強(qiáng)大設(shè)計(jì)靈活。VHDL擁有強(qiáng)大的語(yǔ)言結(jié)構(gòu)，可以用簡(jiǎn)潔的程序描述復(fù)雜的邏輯控制。為了有效地控制設(shè)計(jì)的實(shí)現(xiàn)，它具有多層次的設(shè)計(jì)描述功能，支持設(shè)計(jì)庫(kù)和可重復(fù)使用的

20、元件生成;支持層次化和模塊化設(shè)計(jì)，同時(shí)，VHDL還支持同步、異步和隨機(jī)電路設(shè)計(jì)。（2）與具體器件無(wú)關(guān)。采用VHDL設(shè)計(jì)硬件電路時(shí)，并不需要首先確定使用哪種器件，當(dāng)設(shè)計(jì)完成后，再根據(jù)消耗的資源，選擇合適的器件。（3）很強(qiáng)的移植能力。VHDL的移植能力非常強(qiáng)，它是一種標(biāo)準(zhǔn)的硬件描述語(yǔ)言同一個(gè)設(shè)計(jì)的程序可以被不同的工具所支持，包括綜合工具、仿真工具、系統(tǒng)平臺(tái)等。（4）強(qiáng)大的硬件描述能力。VHDL既可以描述系統(tǒng)級(jí)電路，又可以描述門(mén)級(jí)電路。描述方式既可以采用行為描述、寄存器傳輸描述，也可以用混合描述方式。同時(shí)，VHDL也支持慣性延遲和傳輸延遲，以便準(zhǔn)確建立硬件電路模型。（5）語(yǔ)法規(guī)范，易于共享。VHDL

21、的語(yǔ)法非常規(guī)范，可讀性極強(qiáng)。用VHDL編寫(xiě)的代碼文件既可以是程序，也可以是文檔。作為一種工業(yè)標(biāo)準(zhǔn)，VHDL易于共享，適合大規(guī)模協(xié)作開(kāi)發(fā)。2. VHDL程序設(shè)計(jì)一項(xiàng)工程的設(shè)計(jì)(包括VHDL程序的設(shè)計(jì)和驗(yàn)證)首先要利用EDA工具的文本編輯器或圖形編輯器將它用文本方式或圖形方式表達(dá)出來(lái)。這兩種方式必須首先通過(guò)EDA工具進(jìn)行排錯(cuò)編譯，變成VHDL格式，為進(jìn)一步的邏輯綜合做準(zhǔn)備。原理圖輸入方式比較容易掌握，直觀而方便，所畫(huà)的原理圖與傳統(tǒng)的器件連接方式完全一樣，很容易被人接受，而且編輯器中有許多現(xiàn)成的單元器件可以利用，自己也可以根據(jù)需要設(shè)計(jì)元件。當(dāng)然，最具普遍性的輸入方法是VHDL程序的文本方式。這種方法

22、最為通用，任何支持VHDL的EDA工具都支持文本方式的編輯和編譯。利用VHDL語(yǔ)言進(jìn)行程序設(shè)計(jì)可以分為以下幾個(gè)步驟:（1）確定電路具體功能。開(kāi)發(fā)前期先設(shè)計(jì)總體方案，總體方案相對(duì)比較抽象，使用VHDL必須分析電路所要實(shí)現(xiàn)的具體功能。（2）設(shè)計(jì)輸入。設(shè)計(jì)描述包括兩個(gè)方面:一是系統(tǒng)描述。系統(tǒng)描述應(yīng)決定設(shè)計(jì)方式，設(shè)計(jì)方式主要有兩種:自頂向下設(shè)計(jì)、自底向上設(shè)計(jì)。自頂向下的處理方式要求將設(shè)計(jì)劃分成不同的功能元件，每個(gè)元件具有專(zhuān)門(mén)定義的輸入和輸出，并執(zhí)行專(zhuān)門(mén)的邏輯功能。而自底向上的處理方式恰恰相反。二是編寫(xiě)設(shè)計(jì)代碼。編寫(xiě)VHDL語(yǔ)言的代碼與其它計(jì)算機(jī)程序語(yǔ)言的代碼有很大的不同，編寫(xiě)的VHDL代碼必須能夠綜合

23、到采用可編程邏輯器件來(lái)實(shí)現(xiàn)的數(shù)字邏輯之中。（3）用VHDL仿真器對(duì)VHDL源代碼進(jìn)行功能仿真。在功能仿真階段，主要對(duì)所設(shè)計(jì)的電路進(jìn)行功能驗(yàn)證，通過(guò)功能仿真，發(fā)現(xiàn)設(shè)計(jì)存在的缺陷。如輸入輸出是否有矛盾，有無(wú)未加處理的輸入信號(hào)，是否允許使能等。通過(guò)功能仿真，在設(shè)計(jì)前期糾正缺陷和錯(cuò)誤，可以節(jié)省后期的時(shí)間，縮短整體開(kāi)發(fā)周期。（4）設(shè)計(jì)綜合、設(shè)計(jì)優(yōu)化和設(shè)計(jì)的布局布線。選擇目標(biāo)器件、輸入約束條件后，VHDL綜合優(yōu)化軟件工具將對(duì)VHDL源代碼進(jìn)行處理，產(chǎn)生一個(gè)優(yōu)化了的網(wǎng)絡(luò)表，并可以進(jìn)行粗略的時(shí)序仿真。（5）配置及配置后的時(shí)序仿真。配置指的是將綜合優(yōu)化處理后得到的優(yōu)化了的網(wǎng)絡(luò)表，安放到前面選定的CPLD或FPG

24、A目標(biāo)器件中。在將優(yōu)化了的網(wǎng)絡(luò)表配置到目標(biāo)器件后，從完成的版圖上可以得到連線長(zhǎng)短、寬窄的信息，把它們反注到原來(lái)的網(wǎng)絡(luò)表上，為再次進(jìn)行時(shí)序仿真做準(zhǔn)備。因?yàn)榧航?jīng)得到了實(shí)際連線引起的時(shí)延數(shù)據(jù)，所以仿真結(jié)果能比較精確的預(yù)期未來(lái)芯片的實(shí)際性能。（6）器件編程。在成功的完成了設(shè)計(jì)描述、綜合優(yōu)化、配置和配置后的時(shí)序仿真之后，則可以對(duì)器件編程和繼續(xù)進(jìn)行系統(tǒng)設(shè)計(jì)的其它工作4。2.3 Quartus II介紹Quartus II是Altera提供的FPGA/CPLD開(kāi)發(fā)集成環(huán)境，Altera是世界最大可編程邏輯器件供應(yīng)商之一。Quartus II在21世紀(jì)初推出，是Altera前一代FPGA/CPLD集成開(kāi)發(fā)環(huán)境

25、Max+plus II的更新?lián)Q代產(chǎn)品，其界面友好，使用便捷。在Quartus II上可以完成FPGA開(kāi)發(fā)的整個(gè)流程，它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，使設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。Altera的Quartus II提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，能滿足各種特定設(shè)計(jì)的需要，也是單芯片可編程系統(tǒng)(SOPC)設(shè)計(jì)的綜合性環(huán)境和SOPC開(kāi)發(fā)的基本設(shè)計(jì)工具，并為Altera DSP開(kāi)發(fā)包進(jìn)行系統(tǒng)模型設(shè)計(jì)提供了集成綜合環(huán)境。Quartus II設(shè)計(jì)工具完全支持VHDL、Verilog的設(shè)計(jì)流程，其內(nèi)部嵌有VHDL、Verilog邏輯綜合器。Quartus II也可以利用第三方的綜合工具，如

26、Leonardo Speetrum、SynplifyPro、FPGA Compi1er II，并能直接調(diào)用這些工具。同樣，Quartus II具備仿真功能，同時(shí)也支持第三方的仿真工具，如Modelsim。此外，Quartus II與MATLAB和DSP Builder結(jié)合，可以進(jìn)行基于FPGA的DSP系統(tǒng)開(kāi)發(fā)，是DSP硬件系統(tǒng)實(shí)現(xiàn)的關(guān)鍵EDA工具。Quartus II包括模塊化的編譯器。編譯器包括的功能模塊有分析/綜合器(Analysis & Synthesis)、適配器(Fitter)、裝配器(Assembler)、時(shí)序分析器(Timing Analyzer)、設(shè)計(jì)輔助模塊(Desi

27、gn Assistant)、EDA網(wǎng)表文件生成器(EDA Netlist Writer)和編輯數(shù)據(jù)接口(Compsler Database Interfaee)等。可以通過(guò)選擇Start Colnpilation來(lái)運(yùn)行所有的編譯器模塊，也可以通過(guò)選擇Start單獨(dú)運(yùn)行各個(gè)模塊。還可以通過(guò)選擇Compiler Tool(Too1s菜單)，在Compiler Tool窗口中運(yùn)行該模塊來(lái)啟動(dòng)編譯器模塊。在Compiler Tool窗口中，可以打開(kāi)該模塊的設(shè)置文件或報(bào)告文件，或打開(kāi)其他相關(guān)窗口。此外，Quartus II還包含許多十分有用的LPM(Library of Parameterized Mo

28、dules)模塊，它們是復(fù)雜或高級(jí)系統(tǒng)構(gòu)建的重要組成部分，在SOPC設(shè)計(jì)中被大量使用，也可在Quartus II普通設(shè)計(jì)文件一起使用。Altera提供的LPM函數(shù)均基于Altera器件的結(jié)構(gòu)做了優(yōu)化設(shè)計(jì)。在許多實(shí)用情況中，必須使用宏功能模塊才可以使用一些Altera特定器件的硬件功能。例如各類(lèi)片上存儲(chǔ)器、DSP模塊、LVDS驅(qū)動(dòng)器、PLL以及SERDES和DDIO電路模塊等。圖2-1中所示的上排是Quartus II編譯設(shè)計(jì)主控界面，它顯示了Quartus II自動(dòng)設(shè)計(jì)的各主要處理環(huán)節(jié)和設(shè)計(jì)流程，包括設(shè)計(jì)輸入編輯、設(shè)計(jì)分析與綜合、適配、編程文件匯編(裝配)、時(shí)序參數(shù)提取以及編程下載幾個(gè)步驟。在

29、圖2-1下排的流程框圖，是與上面的Quartus II設(shè)計(jì)流程相對(duì)照的標(biāo)準(zhǔn)的EDA開(kāi)發(fā)流程。 Quartus II編譯器支持的硬件描述語(yǔ)言有VHDL(支持VHDL87及VHDL97標(biāo)準(zhǔn))、Verizog HDL及AHDL(Altera HDL)，AHDL是Altera公司自己設(shè)計(jì)、制定的硬件描述語(yǔ)言，是一種以結(jié)構(gòu)描述方式為主的硬件描述語(yǔ)言，只有企業(yè)標(biāo)準(zhǔn)。Quartus II允許來(lái)自第三方的EDIF文件輸入，并提供了很多EDA軟件的接口，Quartus II支持層次化設(shè)計(jì)，可以在一個(gè)新的編輯輸入環(huán)境中對(duì)使用不同輸入設(shè)計(jì)方式完成的模塊(元件)進(jìn)行調(diào)用，從而解決了原理圖與HDL混合輸入設(shè)計(jì)的問(wèn)題。在

30、設(shè)計(jì)輸入之后，Quartus II的編譯器將給出設(shè)計(jì)輸入的錯(cuò)誤報(bào)告。 Quartus II擁有性能良好的設(shè)計(jì)錯(cuò)誤定位器，用于確定文本或圖形設(shè)計(jì)中的錯(cuò)誤。對(duì)于使用HDL的設(shè)計(jì)，可以使用Quartus II帶有的RTL Viewer觀察綜合后的RTL圖。在進(jìn)行編譯后，可對(duì)設(shè)計(jì)進(jìn)行時(shí)序仿真。在作仿真前，需要利用波形編輯器編輯一個(gè)波形激勵(lì)文件，用于仿真驗(yàn)證時(shí)的激勵(lì)。編譯和仿真經(jīng)檢測(cè)無(wú)誤后，便可以將下載信息通過(guò)Quartus II提供的編程器下載入目標(biāo)器件中了5。Analysis & Synthesis（分析與綜合）圖形或HDL編輯 Fitte（適配器）Assembler（編程文件匯編）編程器設(shè)

31、計(jì)輸入綜合或編譯適配器下載Timing Analyzer（時(shí)序分析器）仿真圖2-1 Quartus II設(shè)計(jì)流程第三章 基于FPGA的轉(zhuǎn)速測(cè)量原理3.1 轉(zhuǎn)速測(cè)量原理一般的轉(zhuǎn)速長(zhǎng)期測(cè)量系統(tǒng)是預(yù)先在軸上安裝一個(gè)有60齒的測(cè)速齒盤(pán)，用變磁阻式或電渦流式傳感器獲得一轉(zhuǎn)60倍轉(zhuǎn)速脈沖，再用測(cè)頻的辦法實(shí)現(xiàn)轉(zhuǎn)速測(cè)量。而臨時(shí)性轉(zhuǎn)速測(cè)量系統(tǒng)，多采用光電傳感器，從轉(zhuǎn)軸上預(yù)先粘貼的一個(gè)標(biāo)志上獲得一轉(zhuǎn)一個(gè)轉(zhuǎn)速脈沖，隨后利用電子倍頻器和測(cè)頻方法實(shí)現(xiàn)轉(zhuǎn)速測(cè)量。不論長(zhǎng)期或臨時(shí)轉(zhuǎn)速測(cè)量，都可以通過(guò)測(cè)量轉(zhuǎn)軸上預(yù)留的一轉(zhuǎn)一齒的鑒相信號(hào)或光電信號(hào)的周期，換算出轉(zhuǎn)軸的頻率或者轉(zhuǎn)速。即通過(guò)速度傳感器，將轉(zhuǎn)速信號(hào)變?yōu)殡娒}沖，在單位時(shí)間

32、內(nèi)對(duì)脈沖進(jìn)行計(jì)數(shù)，在經(jīng)過(guò)計(jì)算獲得轉(zhuǎn)速數(shù)據(jù)6。即： (3-1)n:轉(zhuǎn)速 單位：轉(zhuǎn)/分鐘N：采樣時(shí)間內(nèi)所計(jì)脈沖個(gè)數(shù)T：采樣時(shí)間 單位：分鐘m:每旋轉(zhuǎn)一周所產(chǎn)生的脈沖個(gè)數(shù)如果m=60，那么在1秒鐘內(nèi)脈沖個(gè)數(shù)N就是轉(zhuǎn)速n，即： (3-2)通常m為60。3.2 轉(zhuǎn)速測(cè)量方法轉(zhuǎn)速測(cè)量的方法有很多，根據(jù)工作原理可分為計(jì)數(shù)式、模擬式、同步式。計(jì)數(shù)式方法是用某種方式讀出一定時(shí)間內(nèi)的總轉(zhuǎn)數(shù)；模擬式方法是測(cè)出由瞬時(shí)轉(zhuǎn)速引起的某種物理量的變化；同步式是用利用已知的頻率與旋轉(zhuǎn)體的旋轉(zhuǎn)同步來(lái)測(cè)量轉(zhuǎn)速。一般的轉(zhuǎn)速測(cè)試可用機(jī)械式轉(zhuǎn)速表、發(fā)電機(jī)式轉(zhuǎn)速表以及頻閃式測(cè)速表，但在有些情況下，其測(cè)量精度，瞬時(shí)穩(wěn)定度不能滿足更高的要求，

33、因此，在測(cè)量方法和傳感器的選擇上顯得尤為重要。常用的傳感器種類(lèi)有光電傳感器、電磁式傳感器、電容式傳感器等，而測(cè)量方法上有測(cè)量轉(zhuǎn)速周期、轉(zhuǎn)速頻率等。就轉(zhuǎn)速測(cè)量原理而言，通常分為兩類(lèi)。一類(lèi)是在給定的角位移距離內(nèi)，通過(guò)測(cè)量這一角位移的時(shí)間來(lái)進(jìn)行測(cè)速的方法，稱(chēng)測(cè)周法，即“T”法。如給定的角位移，傳感器便發(fā)出一個(gè)電脈沖周期，以晶體震蕩頻率而產(chǎn)生的標(biāo)準(zhǔn)脈沖來(lái)度量這一周期時(shí)間，再經(jīng)換算可得轉(zhuǎn)速。另一類(lèi)是用單位時(shí)間內(nèi)測(cè)得物體的旋轉(zhuǎn)角度來(lái)計(jì)算速度。例如在單位時(shí)間內(nèi)，累計(jì)轉(zhuǎn)速傳感器發(fā)出的N個(gè)脈沖，即為該單位時(shí)間的速度。這種以測(cè)量頻率來(lái)實(shí)現(xiàn)測(cè)量轉(zhuǎn)速的方法，稱(chēng)測(cè)頻法。即“M”法； （1） 測(cè)周期法“T” 法轉(zhuǎn)速可以用

34、兩脈沖產(chǎn)生的間隔寬度Tp來(lái)決定。用以采集數(shù)據(jù)的碼盤(pán)，可以是單孔或多孔，對(duì)于單孔碼盤(pán)測(cè)量?jī)纱蚊}沖間的時(shí)間，就可測(cè)出轉(zhuǎn)速數(shù)據(jù)，Tp也可以用時(shí)鐘脈沖數(shù)來(lái)表示。對(duì)于多孔碼盤(pán)，其測(cè)量的時(shí)間只是每轉(zhuǎn)的1/N，N為碼盤(pán)孔數(shù)。如圖3-1所示：圖3-1 “T”法脈寬測(cè)量Tp通過(guò)定時(shí)器測(cè)得。定時(shí)器對(duì)時(shí)基脈沖(頻率為fc)進(jìn)行計(jì)數(shù)定時(shí)，在Tp內(nèi)計(jì)數(shù)值若為m2，則計(jì)算公式為： （3-3）即： （3-4） P-為轉(zhuǎn)軸轉(zhuǎn)一周脈沖發(fā)生器產(chǎn)生的脈沖數(shù)。fc-為硬件產(chǎn)生的基準(zhǔn)時(shí)鐘脈沖頻率單位Hz。n-轉(zhuǎn)速單位：（轉(zhuǎn)/分）m2-時(shí)基脈沖由圖3-1可知“T”法測(cè)量精度的誤差主要有兩個(gè)方面：一是兩脈沖的上升沿觸發(fā)時(shí)間不一致而產(chǎn)生的；

35、二是計(jì)數(shù)和定時(shí)起始和關(guān)閉不一致而產(chǎn)生的。因此要求脈沖的上升沿（或下降沿）陡峭和計(jì)數(shù)和定時(shí)嚴(yán)格同步。測(cè)周法在低轉(zhuǎn)速時(shí)精度較高，但隨著轉(zhuǎn)速的增加，精度變差，有小于一個(gè)脈沖的誤差存在。(2) 測(cè)頻法“M” 法在一定測(cè)量時(shí)間T內(nèi)，測(cè)量脈沖發(fā)生器（替代輸入脈沖）產(chǎn)生的脈沖數(shù)m1來(lái)測(cè)量轉(zhuǎn)速。如圖3-2所示，圖3-2“M”法測(cè)量轉(zhuǎn)速脈沖設(shè)在時(shí)間T內(nèi)，轉(zhuǎn)軸轉(zhuǎn)過(guò)的弧度數(shù)為X，則轉(zhuǎn)速n可由下式表示： （3-5）轉(zhuǎn)軸轉(zhuǎn)過(guò)的弧度數(shù)X可用下式所示： （3-6）將(3-6)式代入(3-5)式，得轉(zhuǎn)速n的表達(dá)式為： （3-7）n-轉(zhuǎn)速 單位：（轉(zhuǎn)/分）T-定時(shí)時(shí)間 單位：（秒）在該方法中，測(cè)量精度是由于定時(shí)時(shí)間T和脈沖的不

36、能保證嚴(yán)格同步，以及在T內(nèi)能否正好測(cè)量外部脈沖的完整的周期，可能產(chǎn)生的1個(gè)脈沖的量化誤差。因此，為了提高測(cè)量精度，T要有足夠長(zhǎng)的時(shí)間。定時(shí)時(shí)間可根據(jù)測(cè)量對(duì)象情況預(yù)先設(shè)置。設(shè)置的時(shí)間過(guò)長(zhǎng)，可以提高精度，但在轉(zhuǎn)速較快的情況下，所計(jì)的脈沖數(shù)增大（碼盤(pán)孔數(shù)已定情況下），限制了轉(zhuǎn)速測(cè)量的量程。而設(shè)置的時(shí)間過(guò)短，測(cè)量精度會(huì)受到一定的影響7。這兩種測(cè)速方法各有優(yōu)缺點(diǎn)，“M”法一般用于高速測(cè)量，在轉(zhuǎn)速較低時(shí)，測(cè)量誤差較大，而且，檢測(cè)裝置對(duì)轉(zhuǎn)速分辨能力也變差；而“T”法一般用于低速測(cè)量，速度越低測(cè)量精度越高，但在測(cè)量高轉(zhuǎn)速時(shí)，誤差較大。本文提出應(yīng)用等精度測(cè)速方法實(shí)現(xiàn)電機(jī)轉(zhuǎn)速測(cè)量。這種方法的測(cè)量精度不隨被測(cè)脈沖的

37、頻率高低變化而改變，在全量程范圍內(nèi)顯示值的有效位數(shù)相同，即它們的測(cè)量精度相等。3. 3測(cè)量系統(tǒng)的構(gòu)成本文轉(zhuǎn)速測(cè)量系統(tǒng)有以下幾個(gè)部分構(gòu)成，如圖所示： 圖3-3系統(tǒng)的原理框圖3.3.1 轉(zhuǎn)速信號(hào)采集轉(zhuǎn)速信號(hào)采集是整個(gè)系統(tǒng)的前端通道，目的是將外界的非電參量，通過(guò)一定方式轉(zhuǎn)成電量，這一環(huán)節(jié)可以通過(guò)敏感元件、傳感器或測(cè)量?jī)x表等來(lái)實(shí)現(xiàn)。方法如下：（1）通過(guò)敏感元件拾取被測(cè)信號(hào)敏感元件體積小，可以根據(jù)用戶及環(huán)境要求做成各種形狀的探頭，它能將被測(cè)的物理量變換成電流、電壓，只要選擇合適的元件參數(shù)。如R、L、C設(shè)計(jì)相應(yīng)的電路，便能完成這種對(duì)應(yīng)關(guān)系。這種方法設(shè)計(jì)難度大，信號(hào)穩(wěn)定度差，在模擬處理系統(tǒng)中不宜采用。（2）

38、通過(guò)傳感器拾取信號(hào)由專(zhuān)業(yè)人員將敏感元件和相應(yīng)的測(cè)量電路、傳遞機(jī)構(gòu)以適當(dāng)?shù)男问街瞥刹煌?lèi)型、不同用處的傳感器，根據(jù)原理輸出電量。該電量可以是模擬量或數(shù)字量，現(xiàn)代傳感器還可以輸出開(kāi)關(guān)量，用于數(shù)字邏輯電路。（3）通過(guò)測(cè)量?jī)x表拾取被測(cè)信號(hào)目前有許多測(cè)量?jī)x表用于各種測(cè)量中，有大信號(hào)輸出、有BCD碼輸出等，但價(jià)格昂貴，專(zhuān)業(yè)性強(qiáng)，一般不適合通用系統(tǒng)。通過(guò)以上分析，此次設(shè)計(jì)采用光電傳感器做為轉(zhuǎn)速信號(hào)拾取，采用穿透法測(cè)量電機(jī)轉(zhuǎn)速。光電轉(zhuǎn)速傳感器是根據(jù)光敏二極管工作原理制造的一種感應(yīng)接收光強(qiáng)度變化的電子器件，在本次設(shè)計(jì)中采用光電傳感器采集信號(hào)，這種傳感器是把旋轉(zhuǎn)軸的轉(zhuǎn)速變?yōu)橄鄳?yīng)頻率的脈沖，然后用測(cè)量電路測(cè)出頻率，

39、有頻率值就可知道所測(cè)轉(zhuǎn)速值。這種測(cè)量方法具有傳感器結(jié)構(gòu)簡(jiǎn)單 、可靠、測(cè)量精度高的特點(diǎn)。是目前常用的一種測(cè)量轉(zhuǎn)速的方法。3.1.2 整形電路前向通道中，對(duì)傳感器送過(guò)來(lái)的信號(hào)進(jìn)行放大、整形，在送入FPGA進(jìn)行數(shù)據(jù)處理。3.1.3 FPGAFPGA是整個(gè)測(cè)量系統(tǒng)的主要部分，擔(dān)負(fù)對(duì)前端脈沖信號(hào)的處理、計(jì)算、以及信號(hào)的同步，計(jì)數(shù)等任務(wù)，其次，將測(cè)量的數(shù)據(jù)經(jīng)計(jì)算后，將得到的數(shù)據(jù)用液晶顯示出來(lái)。3.1.4 顯示電路由于液晶顯示和數(shù)碼管相比具有微功耗、體積小、顯示內(nèi)容豐富、模塊化以及接口電路簡(jiǎn)單等諸多優(yōu)點(diǎn)，因此在科研、生產(chǎn)和產(chǎn)品設(shè)計(jì)等領(lǐng)域中發(fā)揮著越來(lái)越重要的作用。本系統(tǒng)也采用液晶作顯示。第四章 等精

40、度測(cè)速原理在工業(yè)測(cè)控系統(tǒng)中，許多場(chǎng)合都需要精確地測(cè)量速度，一般速度傳感器輸出是一個(gè)與速度成正比的頻率信號(hào)，因而可用測(cè)頻的方法來(lái)解決問(wèn)題7。傳統(tǒng)的測(cè)量方法是直接對(duì)被測(cè)頻率信號(hào)計(jì)數(shù)，或?qū)⒈粶y(cè)頻率信號(hào)作門(mén)控信號(hào)，對(duì)標(biāo)準(zhǔn)頻率信號(hào)進(jìn)行計(jì)數(shù)，造成測(cè)量結(jié)果受速度頻率波動(dòng)，標(biāo)準(zhǔn)頻率精度和大小等因素的影響，測(cè)量精度隨速度的變化而變化，在實(shí)際應(yīng)用中有很大的局限性。以FPGA為核心的高速等精度的頻率測(cè)量，不同于常用測(cè)頻法和測(cè)周期法,它不僅消除了直接測(cè)頻方法中需要采用分段測(cè)試的局限，而且在整個(gè)測(cè)試頻段內(nèi)能夠保持高精度不變。又由于采用FPGA芯片來(lái)實(shí)現(xiàn)頻率測(cè)量，因而具有高集成度、高速和高可靠性的特點(diǎn)。采用等精度轉(zhuǎn)度測(cè)量

41、方法具有測(cè)量精度保持恒定，不隨所測(cè)信號(hào)的變化而變化的特點(diǎn)，并且結(jié)合FPGA集成度高、高速和高可靠性的特點(diǎn)，使頻率的測(cè)頻范圍可達(dá)到0.1Hz100MHz，測(cè)頻全域相對(duì)誤差恒為1/1000000。4.1 等精度測(cè)頻原理及誤差分析常用的直接測(cè)頻方法主要有測(cè)頻法和測(cè)周期法兩種。測(cè)頻法就是在確定的閘門(mén)時(shí)間Tw內(nèi)，記錄被測(cè)信號(hào)的變化周期數(shù)（或脈沖個(gè)數(shù)）Nx，則被測(cè)信號(hào)的頻率為：。測(cè)周期法需要有標(biāo)準(zhǔn)信號(hào)的頻率fs，在待測(cè)信號(hào)的一個(gè)周期Tx內(nèi)，記錄標(biāo)準(zhǔn)頻率的周期數(shù)Ns，則被測(cè)信號(hào)的頻率為： 。這兩種方法的計(jì)數(shù)值會(huì)產(chǎn)生±1個(gè)字誤差，并且測(cè)試精度與計(jì)數(shù)器中記錄的數(shù)值Nx或Ns有關(guān)。為了保證測(cè)試精度，一般

42、對(duì)于低頻信號(hào)采用測(cè)周期法；對(duì)于高頻信號(hào)采用測(cè)頻法，因此測(cè)試時(shí)很不方便，所以我們要求用等精度測(cè)頻方法。等精度測(cè)頻方法是在直接測(cè)頻方法的基礎(chǔ)上發(fā)展起來(lái)的。它的閘門(mén)時(shí)間不是固定的值，而是被測(cè)信號(hào)周期的整數(shù)倍，即與被測(cè)信號(hào)同步，因此，消除了對(duì)被測(cè)信號(hào)計(jì)數(shù)所產(chǎn)生±1個(gè)字誤差，并且達(dá)到了在整個(gè)測(cè)試頻段的等精度測(cè)量。其測(cè)頻原理如圖4-1所示。圖4-1等精度測(cè)頻原理波形圖在測(cè)量過(guò)程中，有兩個(gè)計(jì)數(shù)器分別對(duì)標(biāo)準(zhǔn)信號(hào)和被測(cè)信號(hào)同時(shí)計(jì)數(shù)。首先給出閘門(mén)開(kāi)啟信號(hào)（預(yù)置閘門(mén)上升沿），此時(shí)計(jì)數(shù)器并不開(kāi)始計(jì)數(shù)，而是等到被測(cè)信號(hào)的上升沿到來(lái)時(shí)，計(jì)數(shù)器才真正開(kāi)始計(jì)數(shù)。然后預(yù)置閘門(mén)關(guān)閉信號(hào)（下降沿）到時(shí)，計(jì)數(shù)器并不立即停止

43、計(jì)數(shù)，而是等到被測(cè)信號(hào)的上升沿到來(lái)時(shí)才結(jié)束計(jì)數(shù)，完成一次測(cè)量過(guò)程。可以看出，實(shí)際閘門(mén)時(shí)間與預(yù)置閘門(mén)時(shí)間1并不嚴(yán)格相等，但差值不超過(guò)被測(cè)信號(hào)的一個(gè)周期。設(shè)在一次實(shí)際閘門(mén)時(shí)間中計(jì)數(shù)器對(duì)被測(cè)信號(hào)的計(jì)數(shù)值為Nx，對(duì)標(biāo)準(zhǔn)信號(hào)的計(jì)數(shù)值為Ns。標(biāo)準(zhǔn)信號(hào)的頻率為fs，則被測(cè)信號(hào)的頻率為： (4-1)由式（4-1）可知，若忽略標(biāo)頻fs的誤差，則等精度測(cè)頻可能產(chǎn)生的相對(duì)誤差為：   （4-2）其中fxe為被測(cè)信號(hào)頻率的準(zhǔn)確值。在測(cè)量中，由于fx計(jì)數(shù)的起停時(shí)間都是由該信號(hào)的上升沿觸發(fā)的，在閘門(mén)時(shí)間內(nèi)對(duì)fx的計(jì)數(shù)Nx無(wú)誤差（=NxTx）；對(duì)fs的計(jì)數(shù)Ns最多相差一個(gè)數(shù)的誤差，即|Ns|1,其測(cè)量頻率為 （4

44、-3）將式（4-1）和（4-3）代入式（4-2），并整理得： (4-4)由上式可以看出:測(cè)量頻率的相對(duì)誤差與被測(cè)信號(hào)頻率的大小無(wú)關(guān)，僅與閘門(mén)時(shí)間和標(biāo)準(zhǔn)信號(hào)頻率有關(guān)，即實(shí)現(xiàn)了整個(gè)測(cè)試頻段的等精度測(cè)量。閘門(mén)時(shí)間越長(zhǎng)，標(biāo)準(zhǔn)頻率越高，測(cè)頻的相對(duì)誤差就越小。標(biāo)準(zhǔn)頻率可由穩(wěn)定度好、精度高的高頻率晶體振蕩器產(chǎn)生，在保證測(cè)量精度不變的前提下，提高標(biāo)準(zhǔn)信號(hào)頻率，可使閘門(mén)時(shí)間縮短，即提高測(cè)試速度。表1所列為標(biāo)頻在10MHz時(shí)閘門(mén)時(shí)間與最大允許誤差的對(duì)應(yīng)關(guān)系8。表1 閘門(mén)時(shí)間與精度的關(guān)系閘門(mén)時(shí)間精度0.010.1110-510-610-7圖4-2等精度測(cè)頻實(shí)現(xiàn)方法的原理等精度測(cè)頻的實(shí)現(xiàn)方法可簡(jiǎn)化為圖4-2所示的框圖

45、。CNT1和CNT2是兩個(gè)可控計(jì)數(shù)器，標(biāo)準(zhǔn)頻率（fs）信號(hào)從CNT1的時(shí)鐘輸入端CLK輸入；經(jīng)整形后的被測(cè)信號(hào)（fx）從CNT2的時(shí)鐘輸入端CLK輸入。每個(gè)計(jì)數(shù)器中的CEN輸入端為時(shí)鐘使能端控制時(shí)鐘輸入。當(dāng)預(yù)置門(mén)信號(hào)為高電平（預(yù)置時(shí)間開(kāi)始）時(shí)，被測(cè)信號(hào)的上升沿通過(guò)D觸發(fā)器的輸出端，同時(shí)啟動(dòng)兩個(gè)計(jì)數(shù)器計(jì)數(shù)；同樣，當(dāng)預(yù)置門(mén)信號(hào)為低電平（預(yù)置時(shí)間結(jié)束）時(shí)，被測(cè)信號(hào)的上升沿通過(guò)D觸發(fā)器的輸出端，同時(shí)關(guān)閉計(jì)數(shù)器的計(jì)數(shù)。4.2 基本性能指標(biāo)(1)頻率測(cè)試功能:測(cè)頻范圍0.1Hz 60MHz，測(cè)頻精度:測(cè)頻全域相對(duì)誤差恒為百萬(wàn)分之一。(2)周期測(cè)試功能:信號(hào)測(cè)試范圍與精度要求與測(cè)頻功能相同。(3)脈寬測(cè)試功

46、能:測(cè)試范圍0.1s1S，測(cè)試精度0.01S。(4)占空比測(cè)試功能:測(cè)試精度1%99%9。第五章 硬件電路設(shè)計(jì)5.1 FPGA電路設(shè)計(jì)5.1.1 光電傳感器（1）光電傳感器是應(yīng)用非常廣泛的一種器件，有各種各樣的形式，如透射式、反射式等，基本的原理就是當(dāng)發(fā)射管光照射到接收管時(shí)，接收管導(dǎo)通，反之關(guān)斷。以透射式為例，如圖5-1所示，當(dāng)不透光的物體擋住發(fā)射與接收之間的間隙時(shí)，開(kāi)關(guān)管關(guān)斷，否則打開(kāi)。為此，可以制作一個(gè)遮光葉片如圖5-2所示，安裝在轉(zhuǎn)軸上，當(dāng)扇葉經(jīng)過(guò)時(shí)，產(chǎn)生脈沖信號(hào)。當(dāng)葉片數(shù)較多時(shí)，旋轉(zhuǎn)一周可以獲得多個(gè)脈沖信號(hào)。圖5-1光電傳感器的原理圖圖5-2遮光葉片當(dāng)不透光的物體擋住發(fā)射與接收之間的間

47、隙時(shí)，開(kāi)關(guān)管關(guān)斷，否則打開(kāi)。為此，可以制作一個(gè)遮光葉片如圖5-2所示，安裝在轉(zhuǎn)軸上，當(dāng)扇葉經(jīng)過(guò)時(shí)，產(chǎn)生脈沖信號(hào)。當(dāng)葉片數(shù)較多時(shí)，旋轉(zhuǎn)一周可以獲得多個(gè)脈沖信號(hào)10。（2）選用的傳感器型號(hào)為SZGB-3（單向）。SZGB-3型傳感器特點(diǎn)介紹如下： 1）供單向計(jì)數(shù)器使用，測(cè)量轉(zhuǎn)速和線速度2）采用密封結(jié)構(gòu)性能穩(wěn)定3）光源用紅外發(fā)光管，功耗低，壽命長(zhǎng)4）SZGB-3，20電源電壓為12V DCSZGB-3型傳感器主要性能介紹如下：SZGB-3型光電傳感器，使用時(shí)通過(guò)連軸節(jié)與被測(cè)轉(zhuǎn)軸連接，當(dāng)軸將轉(zhuǎn)角位移轉(zhuǎn)換成電脈沖信號(hào)，供二次儀表計(jì)數(shù)使用。（1） 輸出脈沖數(shù)：60脈沖（每一轉(zhuǎn)）（2） 輸出信號(hào)幅值：50r

48、/min時(shí)300mV（3） 測(cè)速范圍：50-500r/min（4） 使用時(shí)間：可連續(xù)使用，使用中勿需加潤(rùn)滑油（5） 工作環(huán)境：溫度1040，相對(duì)濕度85%無(wú)腐蝕性氣體5.1.2 整形電路圖5-3為輸入信號(hào)整形電路被測(cè)信號(hào)經(jīng)限幅電路(由兩片IN4148組成)限幅后由兩級(jí)直接耦合放大器放大，最后再由施密特觸發(fā)器整形，送入FPGA進(jìn)行測(cè)頻。該電路R，C參數(shù)根據(jù)實(shí)際所測(cè)信號(hào)的帶寬確定，如頻率較高(大于70MHz)則電路和PCB布線都需作較大改動(dòng)。本測(cè)頻儀調(diào)試階段所用信號(hào)為信號(hào)發(fā)生器輸出的標(biāo)準(zhǔn)信號(hào)，故對(duì)該電路部分未做深入分析，如果要做實(shí)際應(yīng)用，該電路部分還需進(jìn)一步研究。圖5-3整形電路5.1.3 EPl

49、C6Q240C8N芯片介紹本次設(shè)計(jì)FPGA選用Altera公司Cyclone系列的EPlC6Q240C8N。Altera公司Cyclone系列FPGA是目前市場(chǎng)上性價(jià)比最優(yōu)且價(jià)格最低的FPGA芯片。EP1C6Q240C8N特性如下：(1) 內(nèi)核工作電壓為1.5V，容量5980個(gè)邏輯單元，92160bit嵌入RAM，2個(gè)全功能的鎖相環(huán)，最大用戶I/O數(shù)185個(gè)，72個(gè)差分通道。TQFP封裝.240個(gè)引腳(2) 片上的鎖相環(huán)電路可以提供輸入時(shí)鐘的132分頻或倍頻、156417ps移相或可變占空比的時(shí)鐘輸出，輸出時(shí)鐘信號(hào)的特性可直接在開(kāi)發(fā)軟件里設(shè)定。經(jīng)過(guò)鎖相環(huán)輸出的時(shí)鐘信號(hào)既可以作為內(nèi)部的全局時(shí)鐘，

50、也可以輸出到片外供其它電路使用(3) 多功能的I/O結(jié)構(gòu)支持差分和單端輸入，并與3.3V、32位、66MHz的PCI局部總線兼容，輸出可以根據(jù)需要調(diào)整驅(qū)動(dòng)能力，并具有三態(tài)緩沖、總線狀態(tài)保持等功能；(4) 整個(gè)器件的I/O引腳分為四個(gè)區(qū)，每一個(gè)區(qū)可以獨(dú)立采用不同的輸入電壓，并可提供不同電壓等級(jí)的輸出11。5.2 FPGA測(cè)頻主系統(tǒng)在快速測(cè)量的要求下，要保證較高精度的測(cè)頻，必須采用較高的標(biāo)準(zhǔn)頻率信號(hào)；而單片機(jī)受本身時(shí)鐘頻率和若干指令運(yùn)算的限制，測(cè)頻速度較慢，無(wú)法滿足高速、高精度的測(cè)頻要求。采用高集成度、高速的現(xiàn)場(chǎng)可編程門(mén)陣列FPGA為實(shí)現(xiàn)高速，高精度的測(cè)頻提供了保證。FPGA是20世紀(jì)90年代發(fā)展

51、起來(lái)的大規(guī)模可編程邏輯器件，隨著EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)和微電子技術(shù)的進(jìn)步，F(xiàn)PGA的時(shí)鐘延遲可達(dá)到ns級(jí)，結(jié)合其并行工作方式，在超高速、實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景；并且FPGA具有高集成度、高可靠性，幾乎可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小其體積12。整個(gè)測(cè)頻系統(tǒng)分為多個(gè)功能模塊，如信號(hào)同步輸入、控制部件、分頻和計(jì)數(shù)部件、定時(shí)、脈沖寬度測(cè)量、液晶顯示、放大整形和標(biāo)頻信號(hào)等模塊。除液晶顯示、放大整形和標(biāo)頻信號(hào)外，其它模塊可集成于FPGA芯片中，并且各邏輯模塊用硬件描述語(yǔ)言HDL來(lái)描述其功能，如用VHDL或AHDL來(lái)對(duì)各功能模塊進(jìn)行邏輯描述。然后通過(guò)EDA開(kāi)

52、發(fā)平臺(tái)，對(duì)設(shè)計(jì)文件自動(dòng)地完成邏輯編譯、邏輯化簡(jiǎn)、綜合及優(yōu)化、邏輯布局布線、邏輯仿真，最后對(duì)FPGA芯片進(jìn)行編程，以實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì)要求。圖5-4測(cè)頻主系統(tǒng)框圖圖5-4所示為測(cè)頻主系統(tǒng)框圖。一片F(xiàn)PGA（EP1C6Q240C8N）可完成各種測(cè)試功能,以及數(shù)據(jù)處理和顯示輸出。在標(biāo)準(zhǔn)頻率信號(hào)為60MHz的情況下，其測(cè)量精度可達(dá)到1.1×10-8，即能夠顯示近8位有效數(shù)字。其中A0A7和B0B7為兩計(jì)數(shù)器的計(jì)數(shù)值輸出。計(jì)數(shù)器是32位二進(jìn)制計(jì)數(shù)器（4個(gè)8位計(jì)數(shù)值）。通過(guò)R1,R0數(shù)據(jù)讀出選通端分別從這兩個(gè)計(jì)數(shù)值輸出端讀出4個(gè)8位計(jì)數(shù)值，根據(jù)測(cè)頻和測(cè)脈寬原理公式計(jì)算出頻率和脈沖寬度。5.3 專(zhuān)用模

53、塊測(cè)試控制信號(hào)說(shuō)明（1）TF：TF=0時(shí)等精度測(cè)頻，TF=1時(shí)測(cè)脈寬。（2）CLR/TRIG:當(dāng)TF=0時(shí)系統(tǒng)全清零功能，當(dāng)TF=1時(shí)CLR/TRIG的上跳沿將啟動(dòng)CONT2，進(jìn)行脈寬測(cè)試計(jì)數(shù)。（3）END:脈寬計(jì)數(shù)結(jié)束狀態(tài)信號(hào)，END=1計(jì)數(shù)結(jié)束。（4）CHOICE:自校/測(cè)頻選擇，CHOICE=1測(cè)頻，CHOICE=0自校。（5）START:TF=0,作為預(yù)置閘，門(mén)寬可通過(guò)鍵盤(pán)由單片機(jī)控制，START=1時(shí)預(yù)置門(mén)打開(kāi)；當(dāng)TF=1時(shí)，START有第二功能，此時(shí)，當(dāng)START=0時(shí)測(cè)負(fù)脈寬，當(dāng)START=1時(shí)測(cè)正脈寬。利用此功能可分別獲得脈寬和占空比數(shù)據(jù)。（6）EEND：等精度測(cè)頻計(jì)數(shù)結(jié)束狀態(tài)

54、信號(hào)，EEND=0時(shí)計(jì)數(shù)結(jié)束。（7）ADRA，ADRB：計(jì)數(shù)值讀出選通控制13。5.4 液晶顯示介紹帶中文字庫(kù)的128×64是一種具有4位/8位并行、2線或3線串行多種接口方式，內(nèi)部含有國(guó)標(biāo)一級(jí)、二級(jí)簡(jiǎn)體中文字庫(kù)的點(diǎn)陣圖形液晶顯示模塊；其顯示分辨率為128×64, 內(nèi)置8192個(gè)16 ×16點(diǎn)漢字，和128個(gè)16 ×8點(diǎn)ASCII字符集.利用該模塊靈活的接口方式和簡(jiǎn)單、方便的操作指令，可構(gòu)成全中文人機(jī)交互圖形界面。可以顯示8×4行16×16點(diǎn)陣的漢字。 也可完成圖形顯示.低電壓低功耗是其又一顯著特點(diǎn)。由該模塊構(gòu)成的液晶顯示方案與同類(lèi)型

55、的圖形點(diǎn)陣液晶顯示模塊相比，不論硬件電路結(jié)構(gòu)或顯示程序都要簡(jiǎn)潔得多，且該模塊的價(jià)格也略低于相同點(diǎn)陣的圖形液晶模塊?；咎匦?（1）低電源電壓（VDD:+3.0 +5.5V）（2）顯示分辨率:128×64點(diǎn)（3）內(nèi)置漢字字庫(kù)，提供8192個(gè)16×16點(diǎn)陣漢字(簡(jiǎn)繁體可選) （4）內(nèi)置 128個(gè)16×8點(diǎn)陣字符 （5）2MHZ時(shí)鐘頻率（6）顯示方式：STN、半透、正顯 （7）驅(qū)動(dòng)方式：1/32DUTY，1/5BIAS （8）視角方向：6點(diǎn)（9）背光方式：側(cè)部高亮白色LED，功耗僅為普通LED的1/51/10 （10）通訊方式：串行、并口可選（11）內(nèi)置DC-DC轉(zhuǎn)換電路，無(wú)需外加負(fù)壓 （12）無(wú)需片選信號(hào)，簡(jiǎn)化軟件設(shè)計(jì)（13）工作溫度: 0+55 ,存儲(chǔ)溫度: 20+60。第六章