第7章外圍器件及阻容元件設(shè)計(jì)

1、第第7章章 外圍器件及阻外圍器件及阻 容元件設(shè)計(jì)容元件設(shè)計(jì)主要內(nèi)容主要內(nèi)容 7.1 特殊尺寸器件的版圖設(shè)計(jì)特殊尺寸器件的版圖設(shè)計(jì) 7.2 電阻、電容及二極管的版圖設(shè)計(jì)電阻、電容及二極管的版圖設(shè)計(jì) 7.3 CMOS集成電路的靜電放電保護(hù)電路集成電路的靜電放電保護(hù)電路 7.4 壓焊塊的版圖設(shè)計(jì)壓焊塊的版圖設(shè)計(jì) 7.5 電源和地線的設(shè)計(jì)電源和地線的設(shè)計(jì)7. 1 特殊尺寸器件的版圖設(shè)計(jì)特殊尺寸器件的版圖設(shè)計(jì) 特殊尺寸器件是指：特殊尺寸器件是指： 大尺寸大尺寸MOS管寬長(zhǎng)比（管寬長(zhǎng)比（W/L）很大；）很大； 小尺寸小尺寸W/L1（倒比管）。（倒比管）。7.1.1 大尺寸器件大尺寸器件 1. CMOS電路

2、的緩沖輸出電路的緩沖輸出 緩沖輸出是指在內(nèi)部電路輸出端串聯(lián)二級(jí)反相器，改善輸緩沖輸出是指在內(nèi)部電路輸出端串聯(lián)二級(jí)反相器，改善輸出驅(qū)動(dòng)能力。各級(jí)器件尺寸（出驅(qū)動(dòng)能力。各級(jí)器件尺寸（W/L）：）： I0為小尺寸，為小尺寸，I1為中等為中等尺寸，尺寸，I2為大尺寸。為大尺寸。I2的尺寸根據(jù)輸出電流的大小和輸出波形的尺寸根據(jù)輸出電流的大小和輸出波形參數(shù)的要求進(jìn)行設(shè)計(jì)。參數(shù)的要求進(jìn)行設(shè)計(jì)。CMOS集成電路的緩沖輸出集成電路的緩沖輸出 2. 大尺寸器件大尺寸器件 反相器反相器I2的版圖布局：通過(guò)改變的版圖布局：通過(guò)改變MOS管的圖形形狀進(jìn)行設(shè)計(jì)。管的圖形形狀進(jìn)行設(shè)計(jì)。 (a) MOS管的管的W/L=200

3、/1 b) 截成截成4段（段（W/L=50/1） (1)分段分段大尺寸大尺寸MOS管分段成若干小尺寸管分段成若干小尺寸MOS管。管。（2）源漏共享）源漏共享合并源合并源/漏區(qū)，漏區(qū)，4個(gè)小個(gè)小MOS管并聯(lián)成大尺寸管并聯(lián)成大尺寸 MOS管管 (a)形成形成S-G-D、S-G-D排列排列 (b)左起第二個(gè)和第四個(gè)的源和漏互換左起第二個(gè)和第四個(gè)的源和漏互換(c)變成變成S-D-D-S-S-D-D-S的排列的排列 0020()noxGSTHICVLVW3124123412342()()noxGSTHWWWIIIIICVWLVLLL001234IIWWWWW1,2,3,4014WW 并聯(lián)管數(shù)為并聯(lián)管數(shù)為

4、N，并聯(lián)管的寬長(zhǎng)比等于大尺寸管寬長(zhǎng)比的，并聯(lián)管的寬長(zhǎng)比等于大尺寸管寬長(zhǎng)比的1/N。并聯(lián)后連接源和漏的金屬線形成并聯(lián)后連接源和漏的金屬線形成“叉指叉指”結(jié)構(gòu)。結(jié)構(gòu)。大尺寸大尺寸MOS管的處理方法：拆分管的處理方法：拆分-源漏合并源漏合并-叉指連接。叉指連接。拆分的數(shù)目應(yīng)以使該拆分的數(shù)目應(yīng)以使該MOS管最終的版圖接近方形為佳。管最終的版圖接近方形為佳。 3. 隔離環(huán)及其作用隔離環(huán)及其作用 1) 寄生寄生MOS管管 當(dāng)金屬線通過(guò)場(chǎng)氧化層時(shí)，金屬線和場(chǎng)氧化層及下面的硅當(dāng)金屬線通過(guò)場(chǎng)氧化層時(shí)，金屬線和場(chǎng)氧化層及下面的硅襯底形成一個(gè)襯底形成一個(gè)MOS管（寄生管（寄生MOS管）。如果金屬線的電壓足夠管）。如

5、果金屬線的電壓足夠高，會(huì)使場(chǎng)區(qū)的硅表面反型，在場(chǎng)區(qū)形成導(dǎo)電溝道，這就是場(chǎng)高，會(huì)使場(chǎng)區(qū)的硅表面反型，在場(chǎng)區(qū)形成導(dǎo)電溝道，這就是場(chǎng)反型或場(chǎng)開(kāi)啟。寄生反型或場(chǎng)開(kāi)啟。寄生MOS管接通不該連通的兩個(gè)區(qū)域，破壞電管接通不該連通的兩個(gè)區(qū)域，破壞電路的正常工作。路的正常工作。 (a)金屬導(dǎo)線跨過(guò)兩個(gè)擴(kuò)散區(qū)金屬導(dǎo)線跨過(guò)兩個(gè)擴(kuò)散區(qū) (b)場(chǎng)反型形成場(chǎng)區(qū)寄生場(chǎng)反型形成場(chǎng)區(qū)寄生MOS管管 寄生溝道寄生溝道2)場(chǎng)開(kāi)啟電壓場(chǎng)開(kāi)啟電壓 影響場(chǎng)開(kāi)啟電壓的因素：影響場(chǎng)開(kāi)啟電壓的因素： 場(chǎng)氧化層厚度場(chǎng)氧化層厚度場(chǎng)氧化層越厚，場(chǎng)開(kāi)啟電壓就越高。場(chǎng)氧化層越厚，場(chǎng)開(kāi)啟電壓就越高。 襯底摻雜濃度襯底摻雜濃度襯底濃度越高，場(chǎng)開(kāi)啟電壓也越高

6、。襯底濃度越高，場(chǎng)開(kāi)啟電壓也越高。 要求場(chǎng)開(kāi)啟電壓足夠高，至少應(yīng)大于電路的電源電壓，要求場(chǎng)開(kāi)啟電壓足夠高，至少應(yīng)大于電路的電源電壓，使每個(gè)使每個(gè)MOS管之間具有良好的隔離特性。管之間具有良好的隔離特性。 版圖設(shè)計(jì)中增加溝道隔離環(huán)提高場(chǎng)開(kāi)啟電壓。版圖設(shè)計(jì)中增加溝道隔離環(huán)提高場(chǎng)開(kāi)啟電壓。3) 溝道隔離環(huán)溝道隔離環(huán) 溝道隔離環(huán)是制作在襯底上或阱內(nèi)的重?fù)诫s區(qū)，能提高場(chǎng)溝道隔離環(huán)是制作在襯底上或阱內(nèi)的重?fù)诫s區(qū)，能提高場(chǎng)開(kāi)啟電壓，防止襯底反型形成寄生開(kāi)啟電壓，防止襯底反型形成寄生MOS管。管。 P管的隔離環(huán)是管的隔離環(huán)是N-襯底上的襯底上的N+環(huán)環(huán) N管的隔離環(huán)是管的隔離環(huán)是P-阱阱內(nèi)的內(nèi)的P+環(huán)環(huán) 3)

7、 溝道隔離環(huán)溝道隔離環(huán) 3) 溝道隔離環(huán)溝道隔離環(huán) 3) 溝道隔離環(huán)溝道隔離環(huán) 對(duì)于四端器件對(duì)于四端器件MOS管，阱接觸和襯底接觸同時(shí)也起到了管，阱接觸和襯底接觸同時(shí)也起到了溝道隔離環(huán)的作用。因此，如無(wú)特殊，單個(gè)溝道隔離環(huán)的作用。因此，如無(wú)特殊，單個(gè)MOS管不再加溝管不再加溝道隔離環(huán)，節(jié)省面積。但對(duì)版圖中比較重要的單元如放大器等道隔離環(huán)，節(jié)省面積。但對(duì)版圖中比較重要的單元如放大器等需要加（雙重）隔離環(huán)。需要加（雙重）隔離環(huán)。N+隔離環(huán)接隔離環(huán)接VDD，N阱比較深，起保阱比較深，起保護(hù)作用。護(hù)作用。放大器放大器GNDVDD 4) 大尺寸大尺寸NMOS管管 制作在制作在P阱阱(實(shí)線實(shí)線)內(nèi)，有源區(qū)

8、內(nèi)，有源區(qū)為虛線。為虛線。 由由4個(gè)個(gè)MOS管并聯(lián)。管并聯(lián)。 多晶硅柵為封閉結(jié)構(gòu)，左邊多晶硅柵為封閉結(jié)構(gòu)，左邊用金屬引線連接，保證每個(gè)并聯(lián)用金屬引線連接，保證每個(gè)并聯(lián)N管的柵極得到的信號(hào)相同。管的柵極得到的信號(hào)相同。 在阱外，在阱外，N管四周有管四周有N+隔離隔離環(huán)，隔離環(huán)的有源區(qū)是完整的封環(huán)，隔離環(huán)的有源區(qū)是完整的封閉環(huán)。隔離環(huán)具有一定寬度，環(huán)閉環(huán)。隔離環(huán)具有一定寬度，環(huán)上每隔一段距離開(kāi)一個(gè)接觸孔并上每隔一段距離開(kāi)一個(gè)接觸孔并用金屬線將環(huán)連接到用金屬線將環(huán)連接到Vdd。 連接隔離環(huán)的金屬線在左右連接隔離環(huán)的金屬線在左右邊都開(kāi)口，讓金屬線從隔離環(huán)內(nèi)邊都開(kāi)口，讓金屬線從隔離環(huán)內(nèi)和環(huán)外進(jìn)行連接。和

9、環(huán)外進(jìn)行連接。 在在P阱的上下兩端各進(jìn)行重阱的上下兩端各進(jìn)行重?fù)诫s，作為摻雜，作為N管源區(qū)和襯底的接管源區(qū)和襯底的接觸。觸。5) P阱硅柵阱硅柵CMOS反相器輸出級(jí)與壓焊塊反相器輸出級(jí)與壓焊塊(PAD)的連接的連接 特點(diǎn)特點(diǎn): P管和管和N管都由多管并聯(lián)而成。管都由多管并聯(lián)而成。 P管和管和N管放在兩個(gè)隔離環(huán)內(nèi)。管放在兩個(gè)隔離環(huán)內(nèi)。 考慮到電子遷移率比空穴約大考慮到電子遷移率比空穴約大2.5倍，所以倍，所以P管的尺管的尺 寸比寸比N管大，使反相器的輸出波形對(duì)稱(chēng)。管大，使反相器的輸出波形對(duì)稱(chēng)。(a) 無(wú)鋁層的版圖無(wú)鋁層的版圖 (b) 完整的版圖完整的版圖 7.1.2 倒比管倒比管 1）W/L1的

10、的MOS管稱(chēng)為倒比管。管稱(chēng)為倒比管。 倒比管在電路中可作為上拉電阻或下拉電阻。上拉就是倒比管在電路中可作為上拉電阻或下拉電阻。上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻鉗位在高電平，下拉就是將不將不確定的信號(hào)通過(guò)一個(gè)電阻鉗位在高電平，下拉就是將不確定信號(hào)通過(guò)一個(gè)電阻鉗位在低電平，電阻同時(shí)起到限流作確定信號(hào)通過(guò)一個(gè)電阻鉗位在低電平，電阻同時(shí)起到限流作用，電阻的阻值應(yīng)較大。用，電阻的阻值應(yīng)較大。 飽和區(qū)飽和區(qū)MOS管：管：2111() (1)2oDnoxGSTHDSWLrICVVV2）作上拉電阻用柵極接地的）作上拉電阻用柵極接地的P管；作下拉電阻用柵極接電源管；作下拉電阻用柵極接電源 的的N管。管。 應(yīng)用

11、實(shí)例：開(kāi)機(jī)清零電路。應(yīng)用實(shí)例：開(kāi)機(jī)清零電路。接通電源前：接通電源前：Vc=0Vc=0剛接通電源：剛接通電源：Vc=0;Vinv_out=1(Vc=0;Vinv_out=1(清零信號(hào)清零信號(hào)) )接通電源后：接通電源后：P P管導(dǎo)通，電容充電，管導(dǎo)通，電容充電，當(dāng)當(dāng)VcVcVs_invVs_inv時(shí)，時(shí)，Vinv_out=0(Vinv_out=0(停止清零停止清零) )3）版圖：有源區(qū)設(shè)計(jì)成）版圖：有源區(qū)設(shè)計(jì)成U型型(圖圖a)或反或反S型型(圖圖b)。 (a) U型：型：L=2L1+L2 (b) 反反S型型7. 2 電阻、電容、二極管及電感的版圖設(shè)計(jì)電阻、電容、二極管及電感的版圖設(shè)計(jì)7.2.1

12、MOS集成電路中的電阻集成電路中的電阻 1.半導(dǎo)體擴(kuò)散薄層的方塊電阻半導(dǎo)體擴(kuò)散薄層的方塊電阻 R =L/ dW=(/d)L/W 薄層導(dǎo)體的電阻薄層導(dǎo)體的電阻R 與與L/W成正比，成正比，比例系數(shù)比例系數(shù)/d 稱(chēng)為方塊電阻稱(chēng)為方塊電阻(用用R表表示示)，單位為歐姆。，單位為歐姆。 R=/d R= RL/W 當(dāng)當(dāng)L=W時(shí)，有時(shí)，有R=R。這時(shí)。這時(shí)R表示一個(gè)正方形的薄層電阻，它與正表示一個(gè)正方形的薄層電阻，它與正方形邊長(zhǎng)的大小無(wú)關(guān)，只與半導(dǎo)體的方形邊長(zhǎng)的大小無(wú)關(guān)，只與半導(dǎo)體的摻雜水平和摻雜區(qū)的結(jié)深有關(guān)。摻雜水平和摻雜區(qū)的結(jié)深有關(guān)。2. MOS集成電路中的無(wú)源電阻集成電路中的無(wú)源電阻 (1) 多晶硅

13、電阻多晶硅電阻 在集成電路中經(jīng)常采用多晶硅做電阻，由于多晶硅電在集成電路中經(jīng)常采用多晶硅做電阻，由于多晶硅電阻的制作方法與阻的制作方法與MOS工藝兼容，因此制作簡(jiǎn)單。制作時(shí)先工藝兼容，因此制作簡(jiǎn)單。制作時(shí)先用離子注入向淀積的多晶硅層進(jìn)行摻雜，控制其方塊電阻，用離子注入向淀積的多晶硅層進(jìn)行摻雜，控制其方塊電阻，然后將然后將淀積在場(chǎng)區(qū)上的多晶硅淀積在場(chǎng)區(qū)上的多晶硅光刻成電阻條形狀，再在多光刻成電阻條形狀，再在多晶硅電阻條上生成氧化層，用來(lái)掩蔽源漏區(qū)注入時(shí)向電阻晶硅電阻條上生成氧化層，用來(lái)掩蔽源漏區(qū)注入時(shí)向電阻區(qū)的摻雜。區(qū)的摻雜。 淀積在場(chǎng)區(qū)上的多晶硅淀積在場(chǎng)區(qū)上的多晶硅說(shuō)明：用來(lái)做電阻的多晶硅是說(shuō)

14、明：用來(lái)做電阻的多晶硅是第二層多晶硅。第一層多晶硅的作用：柵極、導(dǎo)線、第二層多晶硅。第一層多晶硅的作用：柵極、導(dǎo)線、poly-poly電容下極板。第二層多晶硅的作用：多晶連線、電容下極板。第二層多晶硅的作用：多晶連線、多晶電多晶電阻阻、 poly-poly電容上極板。電容上極板。 多晶硅電阻的多晶硅電阻的阻值由摻雜濃度和電阻形狀決定。阻值由摻雜濃度和電阻形狀決定。 2. MOS集成電路中的無(wú)源電阻集成電路中的無(wú)源電阻 (1) 多晶硅電阻多晶硅電阻 的電阻形狀的電阻形狀 做成長(zhǎng)條，在兩端開(kāi)接觸孔與金屬連接，如圖做成長(zhǎng)條，在兩端開(kāi)接觸孔與金屬連接，如圖(a)； 做做成狗骨頭狀，如圖成狗骨頭狀，如圖

15、(b)。 蛇形，如圖蛇形，如圖(c），包括），包括29個(gè)方塊，個(gè)方塊，如圖如圖(d)。(a)基本電阻基本電阻 b)狗骨頭電阻狗骨頭電阻(c)蛇形蛇形 (d) 29個(gè)方塊個(gè)方塊 2. MOS集成電路中的無(wú)源電阻集成電路中的無(wú)源電阻 (1) 多晶硅電阻多晶硅電阻 的電阻形狀的電阻形狀 蛇形，包括蛇形，包括29個(gè)方塊個(gè)方塊。2. MOS集成電路中的無(wú)源電阻集成電路中的無(wú)源電阻 (1) 多晶硅電阻多晶硅電阻2. MOS集成電路中的無(wú)源電阻集成電路中的無(wú)源電阻 (2) 阱電阻阱電阻 阱是輕摻雜區(qū)，電阻率很高，可作大電阻，但精度不高。阱是輕摻雜區(qū)，電阻率很高，可作大電阻，但精度不高。阱電阻兩端要重?fù)诫s做接

16、觸孔。阱電阻兩端要重?fù)诫s做接觸孔。 (3) 有源區(qū)電阻有源區(qū)電阻（擴(kuò)散電阻）（擴(kuò)散電阻） 有源區(qū)可以做電阻（有源區(qū)可以做電阻（P+和和N+有源區(qū)）和溝道電阻有源區(qū)）和溝道電阻(在兩層在兩層摻雜區(qū)之間的中間摻雜層，例如摻雜區(qū)之間的中間摻雜層，例如npn中的中的p型區(qū)型區(qū))。 上述兩種電阻要考慮襯底的電位，將上述兩種電阻要考慮襯底的電位，將P型襯底接最低電位，型襯底接最低電位，N型襯底接最高電位，使電阻區(qū)和襯底形成的型襯底接最高電位，使電阻區(qū)和襯底形成的PN結(jié)反偏。例結(jié)反偏。例如，如，P+電阻做在電阻做在N阱內(nèi)，除電阻兩端有接觸孔外，阱內(nèi)要增加阱內(nèi)，除電阻兩端有接觸孔外，阱內(nèi)要增加接最高電位的接觸

17、孔。接最高電位的接觸孔。 阱電阻阱電阻 or 有源區(qū)電阻？有源區(qū)電阻？ 圖示兩接觸孔之間能形成電阻嗎？圖示兩接觸孔之間能形成電阻嗎？ 阱電阻阱電阻N阱里阱里的的P+有有源區(qū)電源區(qū)電阻阻（3）擴(kuò)散電阻）擴(kuò)散電阻 在源漏擴(kuò)散時(shí)形成，有在源漏擴(kuò)散時(shí)形成，有N+擴(kuò)散和擴(kuò)散和P擴(kuò)散電阻。在擴(kuò)散電阻。在CMOS N阱工藝下，阱工藝下，N+擴(kuò)散電阻是做在擴(kuò)散電阻是做在PSUB上，上，P擴(kuò)散電阻是在擴(kuò)散電阻是在N阱里。阱里。 P型襯底型襯底N+擴(kuò)散電阻擴(kuò)散電阻P+接地，接地，PN結(jié)反結(jié)反向隔離。向隔離。P型襯底型襯底N阱阱P+擴(kuò)散電阻擴(kuò)散電阻N+接電接電源，源，PN結(jié)反向結(jié)反向隔離。隔離。3. MOS管做有源

18、電阻管做有源電阻 對(duì)對(duì)MOS管適當(dāng)?shù)倪B接，使其工作在一定的狀態(tài)，利用管適當(dāng)?shù)倪B接，使其工作在一定的狀態(tài)，利用它的直流導(dǎo)通電阻和交流電阻作電阻。優(yōu)點(diǎn)是占用面積非它的直流導(dǎo)通電阻和交流電阻作電阻。優(yōu)點(diǎn)是占用面積非常小。常小。 在模擬集成電路中，把在模擬集成電路中，把MOS管的柵極和漏極相連形成管的柵極和漏極相連形成非線性非線性電阻。電阻。倒比管應(yīng)用做上拉、下拉電阻。倒比管應(yīng)用做上拉、下拉電阻。7.2.2 MOS集成電路中的電容器集成電路中的電容器 MOS集成電路中的電容器幾乎都是平板電容器。平板電集成電路中的電容器幾乎都是平板電容器。平板電容器的電容表示式：容器的電容表示式： 式中式中W和和L是平

19、板電容器的寬度和長(zhǎng)度，二者的乘積即為是平板電容器的寬度和長(zhǎng)度，二者的乘積即為電容器的面積。電容器的面積。 為單位面積（單位厚度）的柵氧化層電容。為單位面積（單位厚度）的柵氧化層電容。 0oxoxCWL t 0oxoxoxCt oxCoxCWCL7.2.2 MOS集成電路中的電容器集成電路中的電容器 MOS集成電路中常用的電容：集成電路中常用的電容： (1) 多晶硅多晶硅多晶硅電容器多晶硅電容器 雙層多晶工藝雙層多晶工藝使用的方法：多晶硅使用的方法：多晶硅2作電容的上電極板，作電容的上電極板，多晶硅多晶硅1作電容的下電極板，柵氧化層作介質(zhì)。作電容的下電極板，柵氧化層作介質(zhì)。電容值精確，電容值精確

20、，通常制作在場(chǎng)氧化層上，電容結(jié)構(gòu)下方不能有氧化層臺(tái)階，通常制作在場(chǎng)氧化層上，電容結(jié)構(gòu)下方不能有氧化層臺(tái)階，因?yàn)闀?huì)引起電容下極板的表面不規(guī)則，將造成介質(zhì)層局部減因?yàn)闀?huì)引起電容下極板的表面不規(guī)則，將造成介質(zhì)層局部減薄和電場(chǎng)集中，破壞電容的完整性。薄和電場(chǎng)集中，破壞電容的完整性。 (1) 多晶硅多晶硅多晶硅電容器多晶硅電容器 (1) 多晶硅多晶硅多晶硅電容器多晶硅電容器BadGood7.2.2 MOS集成電路中的電容器集成電路中的電容器 MOS集成電路中常用的電容：集成電路中常用的電容： (2) 多晶硅和擴(kuò)散區(qū)（注入?yún)^(qū)或多晶硅和擴(kuò)散區(qū)（注入?yún)^(qū)或N阱）組成電容器阱）組成電容器 單層多晶工藝使用的方法單

21、層多晶工藝使用的方法。淀積多晶硅前先摻雜下電極。淀積多晶硅前先摻雜下電極板區(qū)域，再生長(zhǎng)柵氧化層和淀積作上電極的多晶硅。板區(qū)域，再生長(zhǎng)柵氧化層和淀積作上電極的多晶硅。有有PN結(jié)結(jié)的寄生電容。的寄生電容。7.2.2 MOS集成電路中的電容器集成電路中的電容器 MOS集成電路中常用的電容：集成電路中常用的電容： (2) 多晶硅和擴(kuò)散區(qū)（注入?yún)^(qū)或多晶硅和擴(kuò)散區(qū)（注入?yún)^(qū)或N阱）組成電容器阱）組成電容器 例：例：缺點(diǎn)：下極板寄生結(jié)電容和串聯(lián)電阻，在一定電壓下有缺點(diǎn)：下極板寄生結(jié)電容和串聯(lián)電阻，在一定電壓下有 非線性效應(yīng)。非線性效應(yīng)。7.2.2 MOS集成電路中的電容器集成電路中的電容器 (3)金屬和多晶硅

22、組成電容器金屬和多晶硅組成電容器 多晶硅作電容器下電極板、金屬作上電極板構(gòu)成的多晶硅作電容器下電極板、金屬作上電極板構(gòu)成的MOS電電容器。容器。 (4)金屬電容器（夾心電容）金屬電容器（夾心電容） 用不同層金屬構(gòu)成電容器。優(yōu)點(diǎn)：消除了用不同層金屬構(gòu)成電容器。優(yōu)點(diǎn)：消除了PN結(jié)的寄生電容。結(jié)的寄生電容。金屬金屬1金屬金屬2M4M3M2M17.2.2 MOS集成電路中的電容器集成電路中的電容器 (4)金屬電容器金屬電容器 用不同層金屬構(gòu)成電容器。優(yōu)點(diǎn)：消除了用不同層金屬構(gòu)成電容器。優(yōu)點(diǎn)：消除了PN結(jié)的寄生電容，結(jié)的寄生電容，精度高，匹配性好。精度高，匹配性好。M4M3M2M17.2.3 集成電路中

23、的二極管集成電路中的二極管 PN結(jié)是二極管的核心部分，在結(jié)是二極管的核心部分，在PN結(jié)的結(jié)的P區(qū)和區(qū)和N區(qū)分別加區(qū)分別加上電極就構(gòu)成了二極管。上電極就構(gòu)成了二極管。 芯片內(nèi)部有很多芯片內(nèi)部有很多PN結(jié)。例如：結(jié)。例如：N阱阱CMOS集成電路中的集成電路中的N阱和阱和P型襯底構(gòu)成最大的型襯底構(gòu)成最大的PN結(jié)，結(jié)，PMOS管的源漏與襯底形管的源漏與襯底形成兩個(gè)成兩個(gè)PN結(jié)，這些結(jié)，這些PN結(jié)的反偏是電路正常工作的基礎(chǔ)。結(jié)的反偏是電路正常工作的基礎(chǔ)。 二極管的主要作用是保證電流的單向?qū)?，因此可做器二極管的主要作用是保證電流的單向?qū)ǎ虼丝勺銎骷g的隔離。為了盡可能多地泄放流入或流出二極管的能件

24、之間的隔離。為了盡可能多地泄放流入或流出二極管的能量（電流），二極管的面積要不能太小，因?yàn)榱鬟^(guò)二極管的量（電流），二極管的面積要不能太小，因?yàn)榱鬟^(guò)二極管的電流和面積成正比。電流和面積成正比。7.2.3 集成電路中的二極管集成電路中的二極管 1. P型襯底上型襯底上N區(qū)和區(qū)和P區(qū)構(gòu)成二極管，圖區(qū)構(gòu)成二極管，圖(a)。 (a)P型襯底上的二極管型襯底上的二極管PN+P+7.2.3 集成電路中的二極管集成電路中的二極管2. 環(huán)狀結(jié)構(gòu)：做在環(huán)狀結(jié)構(gòu)：做在P型襯底上的二極管，型襯底上的二極管， n+環(huán)圍繞環(huán)圍繞p+接觸，接觸， 圖圖(b)。做在。做在N阱內(nèi)的二極管，中央為阱內(nèi)的二極管，中央為N型區(qū)，四型

25、區(qū)，四 周被周被P+環(huán)包圍，圖環(huán)包圍，圖(c)，N阱未畫(huà)出。阱未畫(huà)出。 環(huán)狀結(jié)構(gòu)能提高二極管泄放電流的能力。環(huán)狀結(jié)構(gòu)能提高二極管泄放電流的能力。(b)做在做在P型襯底上的二極管型襯底上的二極管 (c)做在做在N阱中的二極管阱中的二極管 n2. 環(huán)狀結(jié)構(gòu)：環(huán)狀結(jié)構(gòu)：CMOS N阱工藝中環(huán)狀結(jié)構(gòu)二極管有兩種：一阱工藝中環(huán)狀結(jié)構(gòu)二極管有兩種：一是襯底二極管（是襯底二極管（Psub-Nwell），另一個(gè)），另一個(gè)N阱二極管（阱二極管（Sp-Nwell）。）。 P型襯底型襯底N阱阱P+P+N+PNPsub-Nwell Diode直接做在襯底直接做在襯底上。對(duì)于上。對(duì)于CMOS N阱工藝，阱工藝，P型型襯

26、底必須接最低電位襯底必須接最低電位(Vss/Gnd)，才能保證整個(gè)芯片上電路的正常才能保證整個(gè)芯片上電路的正常工作。因此襯底二極管只能應(yīng)用工作。因此襯底二極管只能應(yīng)用于于ESD保護(hù)中輸入到負(fù)電源的保保護(hù)中輸入到負(fù)電源的保護(hù)通路。護(hù)通路。襯底二極管（襯底二極管（Psub-Nwell）n2. 環(huán)狀結(jié)構(gòu)：環(huán)狀結(jié)構(gòu)：CMOS N阱工藝中環(huán)狀結(jié)構(gòu)二極管有兩種：阱工藝中環(huán)狀結(jié)構(gòu)二極管有兩種：一是襯底二極管（一是襯底二極管（Psub-Nwell），另一個(gè)），另一個(gè)N阱二極管（阱二極管（Sp-Nwell）。）。 Sp-Nwell Diode做在做在N阱里。阱里。對(duì)于對(duì)于CMOS N阱工藝，阱工藝，N阱可以阱可

27、以接最高電位，也可不接最高電位。接最高電位，也可不接最高電位。如果接最高電位，將形成如果接最高電位，將形成ESD保保護(hù)中的輸入到正電源的保護(hù)通路。護(hù)中的輸入到正電源的保護(hù)通路。如果不接最高電位，則可將其應(yīng)如果不接最高電位，則可將其應(yīng)用于一般電路中。用于一般電路中。N阱二極管（阱二極管（ Sp-Nwell ）P型襯底型襯底N阱阱N+N+P+NP7.2.3 集成電路中的二極管集成電路中的二極管2. 環(huán)狀結(jié)構(gòu)環(huán)狀結(jié)構(gòu)環(huán)狀結(jié)構(gòu)能提高二極管泄放電流的能力環(huán)狀結(jié)構(gòu)能提高二極管泄放電流的能力PN阱阱N+P+N+N阱二極管（阱二極管（ Sp-Nwell ）7.2.4 集成電路中的電感集成電路中的電感硅片硅片幾

28、十微米幾十微米7.2.4 集成電路中的電感集成電路中的電感 電感占用的面積很大，而且由于其它導(dǎo)線都要盡量遠(yuǎn)離電電感占用的面積很大，而且由于其它導(dǎo)線都要盡量遠(yuǎn)離電感，所以造成芯片面積的浪費(fèi)。感，所以造成芯片面積的浪費(fèi)。螺旋電感螺旋電感M1M2M1疊層電感疊層電感M2M1與與M2的繞行方向必須一致，的繞行方向必須一致，二者的繞線穿插不重疊。二者的繞線穿插不重疊。7.3 CMOS集成電路的靜電放電保護(hù)電路集成電路的靜電放電保護(hù)電路靜電放電靜電放電ESD：當(dāng)一高電勢(shì)的帶電體接觸到電路的外引腳：當(dāng)一高電勢(shì)的帶電體接觸到電路的外引腳時(shí)，就可能發(fā)生放電現(xiàn)象。時(shí)，就可能發(fā)生放電現(xiàn)象。電過(guò)應(yīng)力電過(guò)應(yīng)力：指對(duì)器件

29、施加過(guò)大電壓或電流而引起的失效。：指對(duì)器件施加過(guò)大電壓或電流而引起的失效。危害危害：MOS管柵氧化層非常薄，如果柵極處于管柵氧化層非常薄，如果柵極處于浮置浮置狀態(tài)，狀態(tài)，則靜電感應(yīng)產(chǎn)生的電荷無(wú)法很快地泄放掉，會(huì)導(dǎo)致柵極和則靜電感應(yīng)產(chǎn)生的電荷無(wú)法很快地泄放掉，會(huì)導(dǎo)致柵極和襯底之間產(chǎn)生非常高的電場(chǎng)，如果該電場(chǎng)超過(guò)了柵氧化層襯底之間產(chǎn)生非常高的電場(chǎng)，如果該電場(chǎng)超過(guò)了柵氧化層的擊穿電壓，就會(huì)發(fā)生柵擊穿而使的擊穿電壓，就會(huì)發(fā)生柵擊穿而使MOS器件損壞。器件損壞。靜電放電現(xiàn)象多發(fā)生于人體的手接觸集成電路，人手等效于一靜電放電現(xiàn)象多發(fā)生于人體的手接觸集成電路，人手等效于一個(gè)個(gè)幾百皮法的電容幾百皮法的電容串聯(lián)

30、一個(gè)幾千歐的電阻。根據(jù)環(huán)境不同，人串聯(lián)一個(gè)幾千歐的電阻。根據(jù)環(huán)境不同，人體的等效電容的電壓從幾百伏到幾千伏，當(dāng)人手接觸集成電路體的等效電容的電壓從幾百伏到幾千伏，當(dāng)人手接觸集成電路芯片時(shí)，就可能發(fā)生靜電放電現(xiàn)象。芯片時(shí)，就可能發(fā)生靜電放電現(xiàn)象。避免方法避免方法：接觸芯片前用手觸摸金屬導(dǎo)體；帶靜電防護(hù)手腕；：接觸芯片前用手觸摸金屬導(dǎo)體；帶靜電防護(hù)手腕；用鑷子拿取。用鑷子拿取。7.3 CMOS集成電路的靜電放電保護(hù)電路集成電路的靜電放電保護(hù)電路 為了解決靜電放電問(wèn)題，必須為感應(yīng)電荷提供泄放通路，為了解決靜電放電問(wèn)題，必須為感應(yīng)電荷提供泄放通路，在在CMOS集成電路中常采用靜電放電保護(hù)電路。下圖為采

31、用集成電路中常采用靜電放電保護(hù)電路。下圖為采用二極管和電阻組成靜電放電保護(hù)電路二極管和電阻組成靜電放電保護(hù)電路 。工作原理：當(dāng)輸入電壓高于工作原理：當(dāng)輸入電壓高于Vdd時(shí)，二極管時(shí)，二極管D1導(dǎo)通，輸導(dǎo)通，輸入電壓被箝位于入電壓被箝位于Vdd+Vd（Vdd+0.7）；當(dāng)輸入電壓低）；當(dāng)輸入電壓低于于Vss時(shí)，二極管時(shí)，二極管D2導(dǎo)通，導(dǎo)通，輸入電壓被箝位于輸入電壓被箝位于-（Vss+Vd）。輸入電壓的范）。輸入電壓的范圍從圍從-（Vss+0.7） 至至（Vdd+0.7），安全電壓。電），安全電壓。電阻阻R的作用：阻值不能太大，的作用：阻值不能太大，通常在幾百歐姆至幾通常在幾百歐姆至幾K，起，起

32、到限流作用，當(dāng)有大電流流到限流作用，當(dāng)有大電流流過(guò)時(shí)，避免兩個(gè)二極管燒毀。過(guò)時(shí)，避免兩個(gè)二極管燒毀。7.3 CMOS集成電路的靜電放電保護(hù)電路集成電路的靜電放電保護(hù)電路(b)版圖版圖 采用二極管和電阻組成靜電放電保護(hù)電路的版圖。采用二極管和電阻組成靜電放電保護(hù)電路的版圖。Sp-Nwell Diode形成形成ESD保護(hù)中的輸入到保護(hù)中的輸入到正電源的保護(hù)通路。正電源的保護(hù)通路。Psub-Nwell Diode形成形成ESD保護(hù)中的輸入到保護(hù)中的輸入到負(fù)電源的保護(hù)通路。負(fù)電源的保護(hù)通路。 另一種靜電放電保護(hù)電路如圖，柵源連接的另一種靜電放電保護(hù)電路如圖，柵源連接的MOS管等效于管等效于二極管，該電

33、路無(wú)限流電阻。二極管，該電路無(wú)限流電阻。7.3 CMOS集成電路的靜電放電保護(hù)電路集成電路的靜電放電保護(hù)電路 版圖：漏區(qū)面積很大，確保二極管流過(guò)較大的電流。版圖：漏區(qū)面積很大，確保二極管流過(guò)較大的電流。7.3 CMOS集成電路的靜電放電保護(hù)電路集成電路的靜電放電保護(hù)電路7.4 壓焊塊的版圖設(shè)計(jì)壓焊塊的版圖設(shè)計(jì) 為了使內(nèi)引線與管芯相連，在芯片的四周放置大的壓焊為了使內(nèi)引線與管芯相連，在芯片的四周放置大的壓焊塊塊(pad)，將它們與電路中相應(yīng)的結(jié)點(diǎn)連接。，將它們與電路中相應(yīng)的結(jié)點(diǎn)連接。Pad提供了集成提供了集成電路與外界環(huán)境的接口。電路與外界環(huán)境的接口。Pad尺寸：保證壓焊絲能夠正確連接。尺寸：保

34、證壓焊絲能夠正確連接。Pad間距：間距：max( )，(工藝要求工藝要求)壓焊機(jī)能夠工作的最小間距壓焊機(jī)能夠工作的最小間距 壓焊塊的結(jié)構(gòu)：壓焊塊的結(jié)構(gòu)：由最上層金屬構(gòu)成，缺點(diǎn)：壓焊時(shí)容易被扯動(dòng)而剝離；由最上層金屬構(gòu)成，缺點(diǎn)：壓焊時(shí)容易被扯動(dòng)而剝離；由最上面的兩層金屬構(gòu)成，金屬層之間由四周的通孔相連接，由最上面的兩層金屬構(gòu)成，金屬層之間由四周的通孔相連接，如圖所示。如圖所示。 缺點(diǎn)：缺點(diǎn)：Pad點(diǎn)與襯底之間的電容較大點(diǎn)與襯底之間的電容較大。7.4 壓焊塊的版圖設(shè)計(jì)壓焊塊的版圖設(shè)計(jì)壓焊塊的金屬層是淀積在場(chǎng)區(qū)的二氧化硅層上。為防止壓焊壓焊塊的金屬層是淀積在場(chǎng)區(qū)的二氧化硅層上。為防止壓焊過(guò)程中的穿通，

35、有時(shí)在壓焊塊的金屬層下面還增加過(guò)程中的穿通，有時(shí)在壓焊塊的金屬層下面還增加N阱和多阱和多晶等層，防止壓焊中的穿通。實(shí)例如下圖。晶等層，防止壓焊中的穿通。實(shí)例如下圖。（用于除（用于除GND之之外的電極，外的電極，GND壓焊塊沒(méi)有壓焊塊沒(méi)有NWell層）層）Pad opening7.5 電源和地線的設(shè)計(jì)電源和地線的設(shè)計(jì)7.5.1 電源和地線在外圍的分布框架電源和地線在外圍的分布框架兩種決定芯片面積大小的類(lèi)型兩種決定芯片面積大小的類(lèi)型:(1) 管芯限制型管芯限制型: 內(nèi)部電路面積大，壓焊塊很少；內(nèi)部電路面積大，壓焊塊很少；(2) 壓焊塊限制型壓焊塊限制型: 內(nèi)部電路的面積不大，壓焊塊數(shù)特別多。內(nèi)部電路的面積不大，壓焊塊數(shù)特別多。 在管芯限制型布局中，壓焊塊的一種分布框架如圖所示。在管芯限制型布局中，壓焊塊的一種分布框架如圖所示。外圈金屬線是外圈金屬線是Vss（地線）；內(nèi)圈金屬線為電源（地線）；內(nèi)圈金屬線為電源Vdd，輸入和輸，輸入和輸出管腳位于它們之間。出管腳位于它們之間。7.5.2 電源和地線在內(nèi)部的分布電源和地線在內(nèi)部的分布1.電流密度和金屬線寬度電流密度和金屬線寬度 進(jìn)行模擬進(jìn)行模擬IC設(shè)計(jì)時(shí)，需要計(jì)算電路消耗的電流和功率。設(shè)計(jì)時(shí)，需要計(jì)算電路消耗的電流和功率。其中，電流的大小直接影響其中，電流的大小直接影響電源和地金屬導(dǎo)線的尺寸電源和地金屬導(dǎo)線的尺寸，因此，因此需要根據(jù)