《數(shù)字電子技術》復習知識點_第1頁
《數(shù)字電子技術》復習知識點_第2頁
《數(shù)字電子技術》復習知識點_第3頁
《數(shù)字電子技術》復習知識點_第4頁
《數(shù)字電子技術》復習知識點_第5頁
免費預覽已結(jié)束,剩余16頁可下載查看

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、叮叮小文庫數(shù)字電子技術重要知識點匯總一、主要知識點總結(jié)和要求1 .數(shù)制、編碼其及轉(zhuǎn)換:要求:能熟練在10進制、2進制、8進制、16進制、8421BCD格雷碼之間進行相互轉(zhuǎn)換。舉例 1 : ( 37.25 ) 10= ( )2= ( )16= ()8421BCD解:(37.25) 10= ( 100101.01 )2= ( 25.4 )化=(00110111.00100101)8421bcd2 .邏輯門電路:(1)基本概念1)數(shù)字電路中晶體管作為 開關使用時,是指它的工作狀態(tài)處于 飽和狀態(tài)和截止 狀態(tài)。2) TTL門電路典型高電平為3.6 V,典型低電平為0.3 V。3) OC門和OD門具有線與

2、功能。4)三態(tài)門電路的特點、邏輯功能和應用。高阻態(tài)、高電平、低電平。5)門電路參數(shù):噪聲容限Vnh或Vnl、扇出系數(shù)No、平均傳輸時間tpd。要求:掌握八種邏輯門電路的邏輯功能;掌握 OC門和OD門,三態(tài)門電路的邏輯功能;能根據(jù)輸入信號畫出各種邏輯門電路的輸出波形。舉例2:畫出下列電路的輸出波形I* i- F V -I£ I:-3b -U LU jc_n_ILp n_mrrr解:由邏輯圖寫出表達式為:Y A BC A B C,則輸出Y見上3 .基本邏輯運算的特點:與運算:見零為零,全1為1;或運算:見1為1,全零為零;與非運算:見零為1,全1為零;或非運算:見1為零,全零為1;異或運

3、算:相異為1,相同為零;同或運算:相同為1,相異為零;非運算:零變1, 1變零;要求:熟練應用上述邏輯運算。4 .數(shù)字電路邏輯功能的幾種表示方法及相互轉(zhuǎn)換。真值表(組合邏輯電路)或狀態(tài)轉(zhuǎn)換真值表(時序邏輯電路):是由變量的所有可能取值組合及其對應的函數(shù)值所構成的表格。邏輯表達式:是由邏輯變量和與、或、非3種運算符連接起來所構成的式子??ㄖZ圖:是由表示變量的所有可能取值組合的小方格所構成的圖形。11X100X000XX11XX了、口口 印 1110邏輯圖:是由表示邏輯運算的邏輯符號所構成的圖形。波形圖或時序圖:是由輸入變量的所有可能取值組合的高、低電平及其對應 的輸出函數(shù)值的高、低電平所構成的圖

4、形。狀態(tài)圖(只有時序電路才有):描述時序邏輯電路的狀態(tài)轉(zhuǎn)換關系及轉(zhuǎn)換條件 的圖形稱為狀態(tài)圖。要求:掌握這五種(對組合邏輯電路)或六種(對時序邏輯電路)方法之間的 相互轉(zhuǎn)換。5 .邏輯代數(shù)運算的基本規(guī)則反演規(guī)則:對于任何一個邏輯表達式 Y,如果將表達式中的所有“ ”換成 “ +”換成“ . ”,“0”換成“ 1”,“1”換成“0”,原變量換成反變量,反變量換成原變量,那么所得到的表達式就是函數(shù) Y的反函數(shù)Y (或稱 補函數(shù))。這個規(guī)則稱為 反演規(guī)則。對偶規(guī)則:對于任何一個邏輯表達式 Y,如果將表達式中的所有換成“ + ”,“ 十 ”換成“ ?,“0”換成“1”,“1”換成“0”,而變量保持不變,

5、則可得到的一個新的函數(shù)表達式丫"丫/稱為函Y的對偶函數(shù)。這個規(guī)則稱為對偶規(guī)則。 要求:熟練應用反演規(guī)則和對偶規(guī)則求邏輯函數(shù)的反函數(shù)和對偶函數(shù)。舉例3:求下列邏輯函數(shù)的反函數(shù)和對偶函數(shù)Y A B C 審E解:反函數(shù): Y (A B)(C D E)對偶函數(shù): Y (A B)(C D E)6 .邏輯函數(shù)化簡要求:熟練掌握邏輯函數(shù)的兩種化簡方法。公式法化簡:邏輯函數(shù)的公式化簡法就是運用邏輯代數(shù)的基本公式、定理和 規(guī)則來化簡邏輯函數(shù)。舉例4:用公式化簡邏輯函數(shù):Y ABC ABC BC解:用=ABC + ABC + BC = (A + A)BC + BC= j3C + Z?C = /3(C+C

6、) = B圖形化簡:邏輯函數(shù)的圖形化簡法是將邏輯函數(shù)用 卡諾圖來表示,利用卡諾 圖來化簡邏輯函數(shù)。(主要適合于3個或4個變量的化簡)舉例5:用卡諾圖化簡邏輯函數(shù):Y(A,B,C) m(0,2,3,7)d(4,6)解:畫出卡諾圖為則Y C B7 .觸發(fā)器及其特性方程1)觸發(fā)器的的概念和特點:觸發(fā)器是構成時序邏輯電路的基本邏輯單元。其具有如下 特點: 它有兩個穩(wěn)定的狀態(tài):0狀態(tài)和1狀態(tài);在不同的輸入情況下,它可以被 置成0狀態(tài)或1狀態(tài),即兩個穩(wěn)態(tài)可以相互轉(zhuǎn)換;當輸入信號消失后,所置成的狀態(tài)能夠保持不變。具有 記憶功能2)不同邏輯功能的觸發(fā)器的 特性方程為:RS觸發(fā)器:Qn 1 S RQn,約束條件

7、為:RS= 0,具有置0、置1、保持功能JK觸發(fā)器:Qn 1 JQn KQn ,具有置0、置1、保持、翻轉(zhuǎn)功能。D觸發(fā)器:Qn1 D ,具有置0、置1功能。T觸發(fā)器:Qn 1 TQn TQn ,具有保持、翻轉(zhuǎn)功能。觸發(fā)器:Qn1 Qn(計數(shù)工作狀態(tài)),具有翻轉(zhuǎn)功能。要求:能根據(jù)觸發(fā)器(重點是JK-FF和D-FF)的特性方程熟練地畫出輸出波形。舉例6:已知J, K-FF電路和其輸入波形,試畫出-58 .脈沖產(chǎn)生和整形電路叮叮小文庫1)施密特觸發(fā)器是一種能夠把輸入波形整形成為適合于數(shù)字電路需要的 矩形脈 沖的電路。要求:會根據(jù)輸入波形畫輸出波形。特點:具有滯回特性,有兩個穩(wěn)態(tài),輸出僅由輸入決定,即

8、在輸入信號達到 對應門限電壓時觸發(fā)翻轉(zhuǎn),沒有記憶功能。2)多諧振蕩器是一種不需要輸入信號控制,就能自動產(chǎn)生 矩形脈沖的自激振蕩 電路。特點:沒有穩(wěn)態(tài),只有兩個暫穩(wěn)態(tài),且兩個暫穩(wěn)態(tài)能自動轉(zhuǎn)換 。3)單穩(wěn)態(tài)觸發(fā)器在輸入負脈沖作用下,產(chǎn)生 定時、延時脈沖信號,或?qū)斎氩?形整形。特點:電路有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。在外來觸發(fā)脈沖作用下,電路由 穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。暫穩(wěn)態(tài)是一個不能長久保持的狀態(tài),經(jīng)過一段時間后,電路會自動 返回到穩(wěn)態(tài)。要求:熟練掌握555定時器構成的上述電路,并會求有關參數(shù)(脈寬、周期、頻率)和畫輸出波形。舉例7:已知施密特電路具有逆時針的滯回特性,試畫出輸出波形。解:9 . A/D和D

9、/A轉(zhuǎn)換器1) A/D和D/A轉(zhuǎn)換器概念:模數(shù)轉(zhuǎn)換器:能將模擬信號轉(zhuǎn)換為數(shù)字信號 的電路稱為模數(shù)轉(zhuǎn)換器,簡稱 A/D 轉(zhuǎn)換器或ADC由采樣、保持、量化、編碼四部分構成。數(shù)模轉(zhuǎn)換器:能將數(shù)字信號轉(zhuǎn)換為模擬信號 的電路稱為數(shù)模轉(zhuǎn)換器,簡稱D/A 轉(zhuǎn)換器或DAC由基準電壓、變換網(wǎng)絡、電子開關、反向求和構成。ADCF口 DA奧溝通模擬電路和數(shù)字電路的橋梁,也可稱之為兩者之間的接口。2) D/A轉(zhuǎn)換器的分辨率分辨率用輸入二進制數(shù)的有效位數(shù)表示。在分辨率為 n位的D/A轉(zhuǎn)換器中,輸 出電壓能區(qū)分2n個不同的輸入二進制代碼狀態(tài),能給出 2n個不同等級的輸出 模擬電壓。分辨率也可以用D/A轉(zhuǎn)換器的最小輸出電壓

10、與最大輸出電壓的比值來表示。舉例8: 10位D/A轉(zhuǎn)換器的分辨率為:1 1F0.001210 110233) A/D轉(zhuǎn)換器的分辨率A/D轉(zhuǎn)換器的分辨率用輸出二進制數(shù)的位數(shù)表示,位數(shù) 越多,誤差越小,轉(zhuǎn)換精度越高。舉例9:輸入模擬電壓的變化范圍為05V,輸出8位二進制數(shù)可以分辨的最小 模擬電壓為5Vx2-8= 20mV而輸出12位二進制數(shù)可以分辨的最小模擬電壓 為 5Vx 2121.22mV10.常用組合和時序邏輯部件的作用和特點組合邏輯部件:編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、半加器、全加器。時序邏輯部件:計數(shù)器、寄存器。要求:掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、半加器、全加器、計

11、 數(shù)器、寄存器的定義,功能和特點。舉例10:能對兩個1位二進制數(shù)進行相加而求得和及進位的邏輯電路稱為 生加翟。二、典型題型總結(jié)及要求(一)分析題型1 .組合邏輯電路分析:分析思路: 由邏輯圖寫出輸出邏輯表達式;將邏輯表達式化簡為最簡與或表達式;由最簡與或表達式列出真值表;分析真值表,說明電路邏輯功能。要求:熟練掌握由門電路和組合邏輯器件 74LS13& 74LS15a 74LS151構成的各種組合邏輯電路的分析舉例11:分析如圖邏輯電路的邏輯功能解:由邏輯圖寫出輸出邏輯表達式ABCp0 0 000 0 100 1 000 1 111 0 0011Y Y1Y2Y3 AB BC AC將邏輯

12、表達式化簡為最簡與或表達式Y(jié) AB BC CA由最簡與或表達式列出真值表分析真值表,說明電路邏輯功能當輸入A R C中有2個或3個為1時,輸出Y為1,否則輸出Y為0。所以這 個電路實際上是一種3人表決用的組合邏輯電路:只要有2票或3票同意,表 決就通過。2 .時序邏輯電路分析:分析思路:由電路圖寫出時鐘方程、驅(qū)動方程和輸出方程;將驅(qū)動方程代入觸發(fā)器的特征方程,確定電路狀態(tài)方程;分析計算狀態(tài)方程,列出電路狀態(tài)表;由電路狀態(tài)表畫出狀態(tài)圖或時序圖;分析狀態(tài)圖或時序圖,說明電路邏輯功能。要求:熟練掌握同步時序電路,比如同步加法計數(shù)器、減法計數(shù)器、環(huán)形計數(shù) 器、扭環(huán)形計數(shù)器的分析。舉例12:如圖所示時序

13、邏輯電路,試分析它的邏輯功能,驗證是否能自啟動,并畫出狀態(tài)轉(zhuǎn)換圖和時序圖 解:時鐘方程為:CP0=CP1=CP激勵方程為:J0QinK01Ji QonK11將激勵方程代入J-K-FF的特性方程可得狀態(tài)方程為Q0 1J0QonKQ01QonQonQin1JlQnKQinQonQin由狀態(tài)方程做出狀態(tài)轉(zhuǎn)換表為:QinQnQin1Q01 10001011010001100則狀態(tài)轉(zhuǎn)換圖和時序圖為:(二)設計題型1 .組合邏輯電路設計:設計思路:由電路功能描述列出真值表;由真值表寫出邏輯表達式或卡若圖;將表達式化簡為最簡與或表達式;實現(xiàn)邏輯變換,畫出邏輯電路圖。要求:熟練掌握用常用門電路和組合邏輯器件7

14、4LS13& 74LS153 74LS151設計實現(xiàn)各種組合邏輯電路。舉例13:某汽車駕駛員培訓班進行結(jié)業(yè)考試,有三名評判員,其中A為主評判員,B和C為副評判員,在評判時按照服從多數(shù)原則通過,但主評判員認為合 格也通過,試用與非門實現(xiàn)該邏輯電路。(或用74138、74151、74153實現(xiàn))解:由題意可作出真值表為:用卡諾圖化簡為A BC ABC13用與非門實現(xiàn)邏輯電路圖為:ABC2 .時序邏輯電路設計:設計思路:由設計要求畫出原始狀態(tài)圖或時序圖;簡化狀態(tài)圖,并分配狀態(tài);選擇觸發(fā)器類型,求時鐘方程、輸出方程、驅(qū)動方程;畫出邏輯電路圖;檢查電路能否自啟動。要求:熟練掌握同步時序電路,比如

15、同步加法計數(shù)器、減法計數(shù)器的設計實現(xiàn)。舉例14:設計一個按自然態(tài)序變化的7進制同步加法計數(shù)器,計數(shù)規(guī)則為逢七進1,產(chǎn)生一個進位輸出。解:建立原始狀態(tài)圖:/0/0/0OX);'。: f 00()f OOl-OlOf 0 H 1/0/O /(I簡化狀態(tài)圖,并分配狀態(tài):已經(jīng)是最簡,已是二進制狀態(tài);選擇觸發(fā)器類型,求時鐘方程、輸出方程、驅(qū)動方程:因需用3位二進制代碼,選用3個CP下降沿觸發(fā)的JK觸發(fā)器,分別用FF0、FF1、FF2表示。由于要求采用同步方案,故時鐘方程為:CP0 CP1 CP2 CP輸出方程:狀態(tài)方程:叮叮小文庫Q二Q:Q回士愆Or、Q;Q0。; +SQ;QnUJQn +KQn

16、132得驅(qū)動方程:Jo= Q;Q:、K。M=o;、& =&Q"/ =她;、島=q;畫出電路圖檢查電路能否自啟動:21將無效狀態(tài)111代入狀態(tài)方程計算:可見111的次態(tài)為有效狀態(tài)000,電路能Q; 1 Q;Q1nQn 彳Q;0Q1n 1 QnQ1n QQnQ1n 0Qn 1 Q1nQ;Qn 0?Q; 0夠自啟動。3 .集成計數(shù)器和寄存器的應用:構成N進制計數(shù)器,構成環(huán)形計數(shù)器和扭環(huán)形 計數(shù)器。要求:熟練掌握74LS16R 74LS161、74LS162、74LS163四種集成計數(shù)器應用, 比如分析或設計N進制計數(shù)器;熟練掌握74LS194應用,比如分析或設計環(huán)形 計數(shù)器

17、和扭環(huán)形計數(shù)器。1 .用同步清零端或置數(shù)端歸零構成 N進置計數(shù)器(1)寫出狀態(tài)$-1的二進制代碼。(2)求歸零邏輯,即求同步清零端或置數(shù)控制端信號的邏輯表達式。(3)畫連線圖。2 .用異步清零端或置數(shù)端歸零構成 N進置計數(shù)器(1)寫出狀態(tài)&的二進制代碼。(2)求歸零邏輯,即求異步清零端或置數(shù)控制端信號的邏輯表達式。(3)畫連線圖。舉例15:用74LS161來構成一個十二進制計數(shù)器。解:(1)用異步清零端CR歸零:SN= S12=1100則電路為:CR Q;Q;注:這里Do D3可隨意處理S)用異步清零端歸零(2)用同步置數(shù)端LD歸零:SN1= S11 = 1011LD Q;Q1nQn則

18、電路為:注:這里D0D3必須都接0。0。1 02 03Dq L)2 D3ibl用同步置數(shù)端上方歸零舉例16:用74LS160來構成一個48進制同步加法計數(shù)器。解:因74LS160為同步十進制計數(shù)器,要構成48進制同步加法計數(shù)器須用二片74LS160來實現(xiàn),現(xiàn)采用異步清零實現(xiàn): 848=01001000,取高位片的Qc和低 位片的Qd作歸零反饋信號。即清零端CR歸零信號為:CR Qc高Qd低,則電路 連線圖為:SR K p CICL%ECDENGN74160NTECLRJVCC>CLKRCO蛤EQBCQ匚D屆口ENPENTGND LOW(三)計算和畫圖題型:要求:會分析電路工作原理,說明電

19、路功能;會根據(jù) 題意計算電路參數(shù),或正確畫出電路波形舉例17:如圖電路,完成下列問題:1)說明這是什么電路?2)求電路的輸出信號頻率f3)畫出VC及VO的波形。20 k Ohm 20 k OhmH I-FVoRi555 GND VCC TRI DIS OUT ThIF RES CONVc2)其振蕩周期為20 10 61.2Hz3) VC及Vo的波形的波形為:20 uF解:1)這是一個由555定時器構成的多諧振蕩器T 0.7(R 2R2)C30.7(20 40) 1030.84 s.11則其頻率為f -T 0.84三、基本概念練習 一、判斷題1 . CMOS電路為雙極型電路,而 TTL門電路則為單極型電路。()2 .能夠?qū)崿F(xiàn)“線與”功能的門電路是 OC門或OD門。()3 .施密特觸發(fā)器的特點是只有一個穩(wěn)態(tài), 需在外加信號作用下才能由穩(wěn)態(tài)翻轉(zhuǎn) 到暫穩(wěn)態(tài)。()4 .在時鐘脈沖的控制下,根據(jù)輸入信號T不同情況,凡是具有保持和翻轉(zhuǎn)功能的電路,稱為T觸發(fā)器。()5 .某電路任意時刻的輸出不僅取決于當時的輸入信號,而且與電路的原狀態(tài)有 關,該電路為時序邏輯電路。()6 .若集成555定時器的第4腳接

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論