第11講絕熱電路類(lèi)型等

1、Adiabatic電路 C充電時(shí)：電源的能耗221ddLPVCE 功耗從哪兒來(lái)？ 功耗一般分兩種(1)開(kāi)關(guān)的動(dòng)態(tài)功耗， 1 電容充放電 2 P/N MOS 同時(shí)打開(kāi)形成的瞬間短路電流 (2)來(lái)自漏電的靜態(tài)功耗 1 擴(kuò)散區(qū)和襯底形成二極管的反偏電流 2關(guān)斷晶體管中通過(guò)柵氧的電流 芯片的漏電會(huì)隨溫度變化，所以當(dāng)芯片發(fā)熱時(shí)，靜態(tài)功耗指數(shù)上升，漏電流也會(huì)隨特征尺寸減少而增加。 公式：Ptotal = Pdynamic + Pshort + Pleakage 每周期能耗 減小能耗方法：第一，多閾值泄漏優(yōu)化（mutiple threshold leakage optimization）。庫(kù)文件一般有三版：

2、低Vth(快，大漏電)，標(biāo)準(zhǔn)Vth,高Vth(慢，低漏電)。工具一般盡量用高Vth cell,而由于timing限制則需用低Vth cell.很明顯，選庫(kù)很重要。 第二，多個(gè)電壓域（multiple voltage domains）。不同工作電壓需要庫(kù)的支持。不同電壓區(qū)域的劃分則需要前后端設(shè)計(jì)的協(xié)作。 第三，基于門(mén)控時(shí)鐘的本地鎖存。這是在成組的flop之前加上特定的時(shí)鐘門(mén)控鎖存. 2DDaCVE 第四，分類(lèi)門(mén)級(jí)優(yōu)化（Classical gate level optimization）。改變單元尺寸，去除不必要的buffer,合并門(mén)，加入buffer減少skew,調(diào)整邏輯等等。 影響系統(tǒng)功耗的主

3、要因素有工作電壓、工作電壓、負(fù)載電容、門(mén)電路的開(kāi)關(guān)次數(shù)和時(shí)鐘數(shù)負(fù)載電容、門(mén)電路的開(kāi)關(guān)次數(shù)和時(shí)鐘數(shù)。這些參數(shù)就是進(jìn)行SOC系統(tǒng)低功耗設(shè)計(jì)的出發(fā)點(diǎn)。電路能量的循環(huán)利用代替散熱,采用交流電源電能轉(zhuǎn)換為熱能 電能向磁能的轉(zhuǎn)換使用的功率時(shí)鐘在上升或下降中具有漸變過(guò)程,它的能量傳輸方式是電源-信號(hào)節(jié)點(diǎn)-電源 首先對(duì)CMOS電路充電與放電過(guò)程中的能耗進(jìn)行分析。以充電過(guò)程為例，在0-T的時(shí)間內(nèi)，結(jié)點(diǎn)電容的電壓Vc（t）從低電平Vc（t）=0開(kāi)始充電至高電平Vc（t）=Vdd。假定電源電壓為時(shí)間的函數(shù)Vd（t）,并有Vd（t） =Vdd。此外，流過(guò)MOS網(wǎng)絡(luò)的充電電流也為時(shí)間的函數(shù)I(t),則這一過(guò)程轉(zhuǎn)化為熱能

4、的能量為： （1） 2100)()()()()()()(EEdttVtidttVtidttVtVtiEcTdTcddiss絕熱計(jì)算過(guò)程：式（1）中E1為這一過(guò)程注入電路的總能量，E2為充電結(jié)束時(shí)結(jié)點(diǎn)電容最終存儲(chǔ)的能量。由于電容器中的電流I(t)和電壓Vc(t)之間有如下關(guān)系： （2） 因此可通過(guò)積分得到 如果把（2）式代入（1），我們可以得到： （3） 在采用直流電源的CMOS電路中 采用常量 ： 則有 （4）由式（1）可以得出，該結(jié)點(diǎn)在充電過(guò)程中的能量損耗為： 然. )()(01ddVcdtdVtVCE201)(ddVcddCVtdVCVEdd.212dddissCVEdttdVCtic)(

5、)(dVdddVtV)(221dddissCVE 而，如果0-T的時(shí)間內(nèi)，Vd(t)逐漸上升至Vdd，且這一上升過(guò)程足夠緩慢以致電容器上的電壓Vc(t)能基本跟隨 Vd(t)的變化，即Vc(t)= Vd(t)，則由式（3）可得 因此 ， 于是式（1）中 。這表示該結(jié)點(diǎn)在對(duì)應(yīng)的充電過(guò)程中幾乎沒(méi)有能量轉(zhuǎn)化為熱能。同理可對(duì)結(jié)點(diǎn)電容的放電過(guò)程進(jìn)行類(lèi)似的分析。由以上分析得出的結(jié)論是：只要在電路中飯使用漸升、漸降的電源，并使結(jié)點(diǎn)電容在電壓的充、放電過(guò)程中能跟隨電源的變化，則此過(guò)程中轉(zhuǎn)化為熱量的能量就可以減少至0，此即所謂絕熱開(kāi)關(guān)過(guò)程。,2121ddCVE 21EE 0dissE 根據(jù)絕熱電路的上述工作原理

6、，它的輸出將通過(guò)導(dǎo)通的MOS器件跟隨功率時(shí)鐘的變化而成為一種鐘控信號(hào)。因此，對(duì)該MOS器件的控制信號(hào)具有一定要求，它作為電路的輸入信號(hào)也應(yīng)具有鐘控信號(hào)的形式。如果它與本級(jí)功率時(shí)鐘具有相同的相位，則就不能很好的控制該MOS器件的開(kāi)通以實(shí)現(xiàn)輸入功率時(shí)鐘的無(wú)損耗傳輸。有效電荷回收邏輯(ECRL)以前的絕熱電路在預(yù)充電時(shí)傳遞能量，在賦值期恢復(fù)能量。但是現(xiàn)在絕大多數(shù)被推薦的絕熱電路使用二極管或類(lèi)似二極管的設(shè)備來(lái)預(yù)充電。但是在二極管間的電壓下降會(huì)導(dǎo)致不可避免的能量消耗。有效的電荷恢復(fù)邏輯（ECRL）又稱(chēng)2N2P電路，采用一種新的方法，這種方法同時(shí)執(zhí)行預(yù)充電和賦值。ECRL去除了預(yù)充電的二極管，而且比其它的

7、絕熱電路能耗要小得多。ECRL轉(zhuǎn)換器鏈和CLA都是采用這種方法來(lái)構(gòu)造的ECRL的一般示意圖如下： 邏輯賦值電路由兩個(gè)nMOS管邏輯(F和Fb)構(gòu)成，能量恢復(fù)電路由兩個(gè)pMOS管(P1，P2)構(gòu)成。輸出節(jié)點(diǎn)的能量通過(guò)P1或P2恢復(fù)到電源。 缺點(diǎn)：無(wú)箝位nMOS管用于避免輸出節(jié)點(diǎn)懸空。 fDQbQDb回顧：Static Latch based on RAMM1M2M3M4QM5DM6CLKM7DbM8CLKVDDQPP. 260 2. 22. 2N-2N2PN-2N2P 這種絕熱邏輯類(lèi)型源自于ECRL，是為了減少耦合效應(yīng)。主要優(yōu)點(diǎn)是交叉耦合nMOSFET開(kāi)關(guān)在恢復(fù)階段的大部份時(shí)間產(chǎn)生非浮動(dòng)輸出。

8、右圖是2N-2N2P絕熱緩沖器。該電路時(shí)鐘的每個(gè)周期有四個(gè)狀態(tài)：等待期、邏輯賦值期、保持期、能量恢復(fù)期。 ININbCLKP1P2N1N2N3N4OUTbOUTxy(a)(b)yxyoutoutboutoutbybxbxxxbybybyoutoutboutoutb xyoutoutbybxboutxyoutb(c)(d)sbsxbzxoutoutboutoutbzbxzss01四相絕熱二進(jìn)制計(jì)數(shù)器DCLK1QQbCLK2CLK3CLK4Db3. 正反饋絕熱邏輯正反饋絕熱邏輯(PFAL) 二個(gè)N樹(shù)型實(shí)現(xiàn)邏輯功能，這種邏輯類(lèi)型也產(chǎn)生正負(fù)輸出量。與ECRL的主要差異是PFAL采用二個(gè)pMOSFET和

9、二個(gè)nMOSFET鎖存器.而ECRL只采用二個(gè)pMOSFET，還有PFAL的功能塊是并聯(lián)的傳輸pMOSFET。因此當(dāng)電容充電時(shí)等效阻抗更小。在復(fù)原階段, 負(fù)載電容返回給供給電壓的能量減少。 4、PAL-2N 上圖是SR觸發(fā)器 賦值樹(shù)由N3,N4組成，N7是Q反饋路徑上的晶體管，互補(bǔ)的賦值樹(shù)由N5,N6組成，N8是QB反饋路徑上的晶體管，控制反饋晶體管N7,N8的是時(shí)鐘Vclk。 在賦值階段，當(dāng)Vclk達(dá)到Vtn， N7,N8開(kāi)啟，依據(jù)邏輯Q和QB,對(duì)N4,N6上的門(mén)電容充電，考慮到Q=1,QB=0，N4門(mén)電壓將被充電至Vdd-Vtn.。 Vclk在恢復(fù)階段下降，N4門(mén)電容通過(guò)N7放電，當(dāng)N7關(guān)

10、閉后，能量就動(dòng)態(tài)的存儲(chǔ)在門(mén)里。HSPICE仿真可以看到這個(gè)門(mén)電壓大約1V（電源電源為5V）,足夠在第二個(gè)賦值階段開(kāi)啟N4。對(duì)N6來(lái)說(shuō) Q=0,QB=1，可同樣運(yùn)行。 真正的輸出賦值樹(shù)是當(dāng)S=1,Q=1(前一狀態(tài))時(shí)，互補(bǔ)的輸出賦值樹(shù)是當(dāng)R=1,QB=1(前一狀態(tài)),S和R不能同時(shí)為1。 盡管如此，還有一特殊情況，S=1,QB=1(前一狀態(tài))(或者R=1,Q=1(前一狀態(tài))這種情況下，在賦值階段，N3,N6（N4,N5）都開(kāi)啟，但N6與N3相比較弱，所以Q充電更快點(diǎn)。 基本CAL緩沖器/反相器如上圖（a）所示。該電路由兩部分組成：邏輯賦值電路和能量恢復(fù)電路。邏輯賦值電路由兩個(gè)nMOS管(N1，N

11、2)構(gòu)成，能量恢復(fù)電路由兩個(gè)pMOS管(P1，P2)構(gòu)成，CX是用于控制N1,N2而引入的輔助時(shí)鐘信號(hào)，箝位nMOS管(N3，N4)用于避免輸出節(jié)點(diǎn)懸空。而輸出節(jié)點(diǎn)的能 量 通 過(guò) P 1 或 P 2 恢 復(fù) 到 電 源 。 級(jí)聯(lián)CAL邏輯電路僅僅需要同一個(gè)功率時(shí)鐘CLK，而輔助時(shí)鐘(CX和CXb)交替控制每一級(jí)邏輯電路，如圖(b)所示。CAL電路的波形如圖(c)所示，輔助時(shí)鐘CX和CXb交替控制邏輯賦值，其 頻 率 是 功 率 時(shí) 鐘 C L K 頻 率 的 一 半 。 復(fù)雜的門(mén)電路可以用nMOS的組合邏輯塊代替CAL邏輯電路中的輸入nMOS管（N1和N2）來(lái)實(shí)現(xiàn)，上圖（a）所示為2輸入與門(mén)

12、，(b)2輸入或門(mén)，(c)2輸入異或門(mén)和與或門(mén)。圖中，為了方便，僅僅畫(huà)出了N邏輯輸入模塊 復(fù)雜數(shù)字系統(tǒng)可以通過(guò)基本門(mén)電路實(shí)現(xiàn)。通過(guò)這些門(mén)電路可設(shè)計(jì)CAL加法器，CAL觸發(fā)器等。 單相 右圖是：功率時(shí)鐘產(chǎn)生器圖及其波形 。 原理是：當(dāng)CK為高時(shí),PCK為零，當(dāng)CK為低時(shí)，RC振蕩，PCK慢慢變高，功率時(shí)鐘產(chǎn)生。 VDD/2LrRCCKPCKQ+-ckVDDTPCK0VVDD0V2、兩相 pc10VTL N1 N3P1P3clk1VDDclk3Adiabatic blockAdiabatic blockpc3pcb3pcb1pc1pc3clk1clk3VDD0VVDD0VVDD0VVDD , 故

13、如果頻率很小，即W很小，那么R可以忽略不計(jì)， 電壓的有效值 故 +-IALRALCDDVTERIPAL22/ IfERALAL,211ALALfCCIU,22DDVU ,222DDALVfCIfVICDDAL/22222DDALALALALALVCTCRfRIE 在低功耗設(shè)計(jì)技術(shù)的緊急需求背景下，一種新型低功耗電路設(shè)計(jì)技術(shù)絕熱計(jì)算 (Adiabatic Computing)或稱(chēng)能量恢復(fù)（Energy Recovery）電路設(shè)計(jì)技術(shù)應(yīng)運(yùn)而生，對(duì)它的研究方興未艾。這一技術(shù)的核心思想是通過(guò)延長(zhǎng)電荷的傳輸時(shí)間以及恢復(fù)和重新利用信號(hào)能量來(lái)實(shí)現(xiàn)低能耗運(yùn)算。而在傳統(tǒng)設(shè)計(jì)中，這些能量將以熱能的形式消耗掉。因此它可以成為傳統(tǒng)降低功耗方法（如降低電源電壓，減少開(kāi)關(guān)電容等）的補(bǔ)充，也可以是在傳統(tǒng)方法進(jìn)入