系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)2015

1、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn) 指導(dǎo)老師：宋繼志 劉文英實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容n第一次實(shí)驗(yàn)： 基于WinDLX 實(shí)驗(yàn)一：熟悉模擬器實(shí)驗(yàn)一：熟悉模擬器WinDLX的使用的使用 實(shí)驗(yàn)二：流水線中的相關(guān)實(shí)驗(yàn)二：流水線中的相關(guān) n第二次實(shí)驗(yàn)：基于TEC-CA 實(shí)驗(yàn)系統(tǒng) 實(shí)驗(yàn)三：環(huán)境熟悉與基本實(shí)驗(yàn)三：環(huán)境熟悉與基本CPU設(shè)計(jì)設(shè)計(jì) 實(shí)驗(yàn)四：多級流水實(shí)驗(yàn)四：多級流水CPU設(shè)計(jì)設(shè)計(jì)實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)報(bào)告n實(shí)驗(yàn)結(jié)束后完成實(shí)驗(yàn)報(bào)告，實(shí)驗(yàn)結(jié)束后完成實(shí)驗(yàn)報(bào)告，4個(gè)實(shí)驗(yàn)最后一起上交個(gè)實(shí)驗(yàn)最后一起上交n4個(gè)實(shí)驗(yàn)要求分別寫報(bào)告，按以下順序裝訂一本，附上封面 實(shí)驗(yàn)一：熟悉模擬器實(shí)驗(yàn)一：熟悉模擬器WinDLX的使用的使用 實(shí)驗(yàn)二：流

2、水線中的相關(guān)實(shí)驗(yàn)二：流水線中的相關(guān) 實(shí)驗(yàn)三：環(huán)境熟悉與基本實(shí)驗(yàn)三：環(huán)境熟悉與基本CPU設(shè)計(jì)設(shè)計(jì) 實(shí)驗(yàn)四：多級流水實(shí)驗(yàn)四：多級流水CPU設(shè)計(jì)設(shè)計(jì)計(jì)算機(jī)實(shí)驗(yàn)中心網(wǎng)站的建設(shè)與完善下載地址與內(nèi)容雙擊桌面“我的電腦”,在地址欄輸入 “ 21/ ” 用戶名：ca 密 碼：ca （windlx教程下載） （DLX指令手冊） （實(shí)驗(yàn)一 windlx軟件下載） （實(shí)驗(yàn)二 源程序下載） 第二次實(shí)驗(yàn)：基于第二次實(shí)驗(yàn)：基于TEC-CA 實(shí)驗(yàn)系統(tǒng)實(shí)驗(yàn)系統(tǒng) 實(shí)驗(yàn)三：環(huán)境熟悉與基本實(shí)驗(yàn)三：環(huán)境熟悉與基本CPU設(shè)計(jì)設(shè)計(jì) 實(shí)驗(yàn)四：多級流水實(shí)驗(yàn)四：多級流水CPU設(shè)計(jì)設(shè)計(jì) 1. 1. 電源線的連

3、接電源線的連接實(shí)驗(yàn)臺(tái)的電源插口在正后面，用電源線連接220V電源上。2. FPGA2. FPGA下載線的連接下載線的連接用Byterblaster下載線把PC機(jī)的并口和FPGA小板上的10芯JTAG口連接起來。3. 3. 通訊線兩種的連接通訊線兩種的連接（任選其一）1.串口通訊：將RS232串口線一端接教學(xué)機(jī)的正后方的串口，一端接PC機(jī)的串口。2.USBUSB通訊：通訊：將USB數(shù)據(jù)線一端接教學(xué)機(jī)的右邊USB口，一端接PC機(jī)的USB口。使用使用USBUSB通信線時(shí)，將開關(guān)通信線時(shí)，將開關(guān)SW22SW22撥到朝上方向撥到朝上方向。注意：兩種通訊方式受開關(guān)SW22SW22控制選擇控制選擇。4. 4

4、. 打開實(shí)驗(yàn)臺(tái)電源。打開實(shí)驗(yàn)臺(tái)電源。5. 5. 開啟軟件開啟軟件Quartus IIQuartus II。6. 6. 模式控制開關(guān)的選擇模式控制開關(guān)的選擇。TEC-CA支持3種基本調(diào)試模式：3種模式開關(guān)由REGSEL、CLKSEL和FDSEL設(shè)定，選用：單片機(jī)控制單片機(jī)控制FPGA-CPUFPGA-CPU調(diào)試運(yùn)行模式（調(diào)試運(yùn)行模式（101101）。實(shí)驗(yàn)前的準(zhǔn)備實(shí)驗(yàn)前的準(zhǔn)備授權(quán)文件授權(quán)文件License的安裝的安裝l查找C:altera90quartusbin文件夾下的 Quartus_II_9.0破解器.exe，直接在該文件夾下運(yùn)行，破解C:altera90quartusbin下的sys_cp

5、t.dll和quartus.exe文件。l運(yùn)行Quartus_II_9.0破解器.exe后,直接點(diǎn)擊“應(yīng)用補(bǔ)丁”。 如果出現(xiàn)“未找到該文件。搜索該文件嗎？”，點(diǎn)擊“是”。 如果把Quartus_II_9.0破解器.exe直接Copy到C:altera90quartusbin下，就不會(huì)出現(xiàn)這個(gè)對話框，而是直接開始破解，生成授權(quán)文件license.dat。l(2)選中生成授權(quán)文件license.dat，用記事本打開。默認(rèn)的license.dat路徑是在C:altera90quartusbin下。l(3) 把license.dat里所有的XXXXXXXXXXXX 用計(jì)算機(jī)網(wǎng)卡號(hào)替換，計(jì)算機(jī)網(wǎng)卡號(hào)可以

6、通過Quartus II 9.0的Tools菜單下選擇License Setup，下面就有NIC ID。l(4) 在Quartus II 9.0的Tools菜單下選擇License Setup，然后選擇License file，最后點(diǎn)擊OK。l注意：license文件存放的路徑名稱不能包含漢字和空格，空格可以用下劃線代替。實(shí)驗(yàn)步驟實(shí)驗(yàn)步驟 FPGA-CPU的一般實(shí)驗(yàn)步驟的一般實(shí)驗(yàn)步驟1用用HDL編寫設(shè)計(jì)方案，并將設(shè)計(jì)編譯、連接、適配，形成編寫設(shè)計(jì)方案，并將設(shè)計(jì)編譯、連接、適配，形成sof形式的文件形式的文件。 在進(jìn)行FPGA-CPU的實(shí)驗(yàn)之前，首先在EDA軟件Quartus下用VHDL編寫FP

7、GA-CPU，整個(gè)設(shè)計(jì)完成后進(jìn)行編譯、連接和適配工作。然后指定芯片引腳，重新進(jìn)行編譯、連接和適配工作，形成新的sof文件。2編寫規(guī)則文件編寫規(guī)則文件 規(guī)則文件是用戶自己指定的匯編指令格式文件。由于在TEC-CA系統(tǒng)中指令集是用戶自己定義的，因此需要用戶自己編寫規(guī)則文件。規(guī)則文件以行為單位，匯編器在初始化的時(shí)候會(huì)逐行解釋規(guī)則文件，生成指令表和部分符號(hào)表。規(guī)則文件在文本編輯器下生成即可。3編寫測試程序編寫測試程序 做CPU設(shè)計(jì)實(shí)驗(yàn)，由于FPGA-CPU和實(shí)驗(yàn)平臺(tái)上的存儲(chǔ)器構(gòu)成16位實(shí)驗(yàn)計(jì)算機(jī)，編寫測試程序是必須的。測試程序用于檢驗(yàn)FPGA-CPU設(shè)計(jì)的正確性。必須按照規(guī)則文件指定的格式編寫測試文件

8、。 以上3個(gè)步驟是正式實(shí)驗(yàn)之前的準(zhǔn)備工作（已經(jīng)給出）。 實(shí)驗(yàn)步驟實(shí)驗(yàn)步驟 FPGA-CPU的一般實(shí)驗(yàn)步驟的一般實(shí)驗(yàn)步驟（續(xù)）續(xù)） 4將將PC機(jī)和機(jī)和TEC-CA連接連接將PC機(jī)和TEC-CA連接。一是將下載電纜的一頭插到PC機(jī)的并行口上，將下載電纜的另一頭插到TEC-CA子板上的下載插座(JTAG)上。二是將RS-232通信電纜的一頭插在PC機(jī)的串行口上，將RS-232通信電纜的另一頭插到TEC-CA實(shí)驗(yàn)箱背面的9針插座上；或者在使用USB口的情況下，將USB通信電纜一端接PC機(jī)的USB 口，另一端接實(shí)驗(yàn)臺(tái)上的B型USB口。當(dāng)SW22=1時(shí)，使用USB通信電纜；當(dāng)SW22=0時(shí)，使用RS-23

9、2通信電纜。5打開打開TEC-CA實(shí)驗(yàn)系統(tǒng)的電源實(shí)驗(yàn)系統(tǒng)的電源打開電源后檢查實(shí)驗(yàn)平臺(tái)上的+5V指示燈是否點(diǎn)亮。如果指示燈點(diǎn)亮，表示電源系統(tǒng)正常。6選擇實(shí)驗(yàn)的調(diào)試模式選擇實(shí)驗(yàn)的調(diào)試模式按選定的調(diào)試模式設(shè)置好3個(gè)模式選擇開關(guān)，將短路子DZ1DZ8按本實(shí)驗(yàn)要求的正確方式短接或者斷開。 7按單片機(jī)復(fù)位按鈕，使單片機(jī)處于初始狀態(tài)按單片機(jī)復(fù)位按鈕，使單片機(jī)處于初始狀態(tài)8將將FPGA-CPU設(shè)計(jì)下載到設(shè)計(jì)下載到TEC-CA子板上的子板上的FPGA中中在PC機(jī)上啟動(dòng)EDA軟件Quartus，將sof文件形式的FPGA-CPU設(shè)計(jì)下載到TEC-CA子板上的FPGA芯片中，構(gòu)成一個(gè)物理上的FPGA-CPU。9將測

10、試程序裝到存儲(chǔ)器中將測試程序裝到存儲(chǔ)器中在PC機(jī)上啟動(dòng)Debugcontroller軟件，將測試程序裝到實(shí)驗(yàn)平臺(tái)上的存儲(chǔ)器中。10根據(jù)選擇的調(diào)試模式調(diào)試程序根據(jù)選擇的調(diào)試模式調(diào)試程序 實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容 基于TEC-CA 實(shí)驗(yàn)系統(tǒng) 實(shí)驗(yàn)三 實(shí)驗(yàn)三：環(huán)境熟悉與基本實(shí)驗(yàn)三：環(huán)境熟悉與基本CPU設(shè)計(jì)設(shè)計(jì) (1) 熟悉實(shí)驗(yàn)臺(tái)運(yùn)行環(huán)境與調(diào)試方法，掌握基本熟悉實(shí)驗(yàn)臺(tái)運(yùn)行環(huán)境與調(diào)試方法，掌握基本CPU的設(shè)計(jì)，為自行設(shè)的設(shè)計(jì)，為自行設(shè)計(jì)多級流水計(jì)多級流水CPU打好基礎(chǔ)。打好基礎(chǔ)。 (2) 掌握掌握HDL硬件描述語言，對硬件描述語言，對CPU的各個(gè)功能模塊進(jìn)行代碼編寫，并的各個(gè)功能模塊進(jìn)行代碼編寫，并學(xué)會(huì)將各個(gè)功

11、能部分組織連接成一個(gè)完整學(xué)會(huì)將各個(gè)功能部分組織連接成一個(gè)完整CPU體系結(jié)構(gòu)，學(xué)會(huì)利用體系結(jié)構(gòu)，學(xué)會(huì)利用Quartus對程序進(jìn)行仿真和調(diào)試。并掌握對程序進(jìn)行仿真和調(diào)試。并掌握FPGA-CPU在在“TEC-CA開放式開放式CPU實(shí)驗(yàn)教學(xué)系統(tǒng)實(shí)驗(yàn)教學(xué)系統(tǒng)”上的調(diào)試方法。上的調(diào)試方法。 (3) 學(xué)習(xí)設(shè)計(jì)一個(gè)包括指令系統(tǒng)、運(yùn)算器、控制器和寄存器組等的完整學(xué)習(xí)設(shè)計(jì)一個(gè)包括指令系統(tǒng)、運(yùn)算器、控制器和寄存器組等的完整的的CPU。設(shè)計(jì)的。設(shè)計(jì)的CPU具有復(fù)位功能，以便使用具有復(fù)位功能，以便使用TEC-CA實(shí)驗(yàn)臺(tái)上的實(shí)驗(yàn)臺(tái)上的“CPU復(fù)復(fù)位位”按鈕對按鈕對CPU復(fù)位，使復(fù)位，使CPU處于調(diào)試前的初始狀態(tài)。處于調(diào)試

12、前的初始狀態(tài)。 (4) 掌握調(diào)試軟件掌握調(diào)試軟件Debugcontroller的使用方法，學(xué)習(xí)編寫指令系統(tǒng)的規(guī)的使用方法，學(xué)習(xí)編寫指令系統(tǒng)的規(guī)則文件。則文件。 為了配合為了配合CPU的調(diào)試，需要學(xué)習(xí)軟件的調(diào)試，需要學(xué)習(xí)軟件Debugcontroller的使用，編寫指的使用，編寫指令系統(tǒng)的規(guī)則文件以及調(diào)試方法令系統(tǒng)的規(guī)則文件以及調(diào)試方法 。 見實(shí)驗(yàn)指導(dǎo)附錄見實(shí)驗(yàn)指導(dǎo)附錄B。實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容 基于TEC-CA 實(shí)驗(yàn)系統(tǒng) 實(shí)驗(yàn)三 測試：測試：1Testl(EXlTXT)：8位位8位乘法運(yùn)算位乘法運(yùn)算 2Test2(EX2TXT)：內(nèi)存讀寫測試：內(nèi)存讀寫測試3Test3(EX3TXT)：冒泡排序：冒泡

13、排序思考：思考：1.簡述基本簡述基本CPU的結(jié)構(gòu)，各部件如何設(shè)計(jì)實(shí)現(xiàn)？的結(jié)構(gòu)，各部件如何設(shè)計(jì)實(shí)現(xiàn)？2.指令譯碼選用組合邏輯控制器與選用微程序控制器的區(qū)別？指令譯碼選用組合邏輯控制器與選用微程序控制器的區(qū)別？ 注意：注意： CPU下載一次后不必再下載，除非重啟實(shí)驗(yàn)臺(tái)下載一次后不必再下載，除非重啟實(shí)驗(yàn)臺(tái)! 每次執(zhí)行新程序前要按實(shí)驗(yàn)臺(tái)上的每次執(zhí)行新程序前要按實(shí)驗(yàn)臺(tái)上的CPU復(fù)位按鈕，使復(fù)位按鈕，使FPGA-CPU復(fù)復(fù)位，然后執(zhí)行位，然后執(zhí)行DebugReset命令，使命令，使Debugcontroller處于開始調(diào)試狀處于開始調(diào)試狀態(tài)。態(tài)。 實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容 基于TEC-CA 實(shí)驗(yàn)系統(tǒng) 實(shí)驗(yàn)四 實(shí)驗(yàn)

14、四：多級流水實(shí)驗(yàn)四：多級流水CPU設(shè)計(jì)設(shè)計(jì) (1) 設(shè)計(jì)一個(gè)包括指令系統(tǒng)、尋址方式、數(shù)據(jù)表示、寄存器組、存儲(chǔ)設(shè)計(jì)一個(gè)包括指令系統(tǒng)、尋址方式、數(shù)據(jù)表示、寄存器組、存儲(chǔ)系統(tǒng)、流水線結(jié)構(gòu)等的系統(tǒng)、流水線結(jié)構(gòu)等的CPU。設(shè)計(jì)的。設(shè)計(jì)的CPU必須具有復(fù)位功能，以便使用必須具有復(fù)位功能，以便使用TEC-CA實(shí)驗(yàn)臺(tái)上的實(shí)驗(yàn)臺(tái)上的“CPU復(fù)位復(fù)位”按鈕對按鈕對CPU復(fù)位，使復(fù)位，使CPU處于調(diào)試前處于調(diào)試前的初始狀態(tài)。的初始狀態(tài)。 (2) 掌握掌握HDL硬件描述語言，對硬件描述語言，對CPU的各個(gè)功能模塊進(jìn)行代碼編寫，的各個(gè)功能模塊進(jìn)行代碼編寫，并學(xué)會(huì)將各個(gè)功能部分組織連接成一個(gè)完整并學(xué)會(huì)將各個(gè)功能部分組織連

15、接成一個(gè)完整CPU體系結(jié)構(gòu)。體系結(jié)構(gòu)。 (3) 學(xué)會(huì)利用學(xué)會(huì)利用Quartus對程序進(jìn)行仿真和調(diào)試。并掌握對程序進(jìn)行仿真和調(diào)試。并掌握FPGA-CPU在在“TEC-CA開放式開放式CPU實(shí)驗(yàn)教學(xué)系統(tǒng)實(shí)驗(yàn)教學(xué)系統(tǒng)”上的調(diào)試方法。上的調(diào)試方法。 （4) 加深對數(shù)據(jù)相關(guān)、結(jié)構(gòu)相關(guān)的理解，了解這兩類相關(guān)對加深對數(shù)據(jù)相關(guān)、結(jié)構(gòu)相關(guān)的理解，了解這兩類相關(guān)對CPU性能性能的影響。的影響。 實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容 基于TEC-CA 實(shí)驗(yàn)系統(tǒng) 實(shí)驗(yàn)四 測試：測試：1Testl(EXlTXT)：8位位8位乘法運(yùn)算位乘法運(yùn)算 2Test2(EX2TXT)：內(nèi)存讀寫測試：內(nèi)存讀寫測試3Test3(EX3TXT)：求質(zhì)數(shù)：求

16、質(zhì)數(shù) 思考：思考：1并簡述多級流水并簡述多級流水CPU設(shè)計(jì)思想，你有何看法？設(shè)計(jì)思想，你有何看法？2. 該流水線相關(guān)專用通路處理策略是怎樣？如何實(shí)現(xiàn)的？該流水線相關(guān)專用通路處理策略是怎樣？如何實(shí)現(xiàn)的？3. ALU輸入多路選擇器，選通條件是什么？輸入多路選擇器，選通條件是什么？4. 給出該給出該CPU的管腳功能定義。的管腳功能定義。注意：注意： CPU下載一次后不必再下載，除非重啟實(shí)驗(yàn)臺(tái)下載一次后不必再下載，除非重啟實(shí)驗(yàn)臺(tái)! 每次執(zhí)行新程序前要按實(shí)驗(yàn)臺(tái)上的每次執(zhí)行新程序前要按實(shí)驗(yàn)臺(tái)上的CPU復(fù)位按鈕，使復(fù)位按鈕，使FPGA-CPU復(fù)復(fù)位，然后執(zhí)行位，然后執(zhí)行DebugReset命令，使命令，使Debugcontroller處于開始調(diào)試狀處于開始調(diào)試狀態(tài)。態(tài)。 實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容 基于TEC-CA 實(shí)驗(yàn)系統(tǒng) 注意：注意： CPU下載一次后不必再下載，除非重啟實(shí)驗(yàn)臺(tái)下載一次后不必再下載，除非重啟實(shí)驗(yàn)臺(tái)! 每次執(zhí)行新程序前要按實(shí)驗(yàn)臺(tái)上的每次執(zhí)行新程序前要按實(shí)驗(yàn)臺(tái)上的CPU復(fù)位按鈕，使復(fù)位按鈕，