第3章 組合邏輯門電路

1、第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路概述概述3.1 邏輯門電路邏輯門電路 所謂組合電路就是任意時(shí)刻所謂組合電路就是任意時(shí)刻的輸出信號(hào)僅取決于該時(shí)刻的輸出信號(hào)僅取決于該時(shí)刻的輸入信號(hào)，而與信號(hào)在作的輸入信號(hào)，而與信號(hào)在作用前電路原來所處的狀態(tài)無用前電路原來所處的狀態(tài)無關(guān)。關(guān)。數(shù)數(shù)字字系系統(tǒng)統(tǒng)組合邏輯電路組合邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路組合邏輯門電路組合邏輯門電路&BA&CA1FF=AB+AC與或式 ( a )BA1CA&FF=(A+B)(A+C)或與式

2、( b )1&BA&CA&FF=ABAC與非與非式 ( c )CABA1FF=A+C+A+B或非或非式 (d )11CABA1F&F=AC+AB與或非式 (e)GGGG第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路概述概述3.1 邏輯門電路邏輯門電路 組合電路可以有一個(gè)或多個(gè)輸入端和輸出端。圖中組合電路可以有一個(gè)或多個(gè)輸入端和輸出端。圖中A A, ,B BC C 表示輸入信號(hào)，表示輸入信號(hào)，F(xiàn) F, ,.G .G 表示輸出信號(hào)。表示輸出信號(hào)。第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路概述概述3.1

3、邏輯門電路邏輯門電路 也可以表示為：下圖中也可以表示為：下圖中A A1 1, ,A A2 2A An n表示輸入信號(hào)，表示輸入信號(hào)，F(xiàn) F1 1, ,F F2 2.F.Fm m表示輸出信號(hào)。表示輸出信號(hào)。組合邏輯電路A1A2AnF1F2Fm第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路概述概述3.1 邏輯門電路邏輯門電路輸出信號(hào)的邏輯函數(shù)表達(dá)式可寫成輸出信號(hào)的邏輯函數(shù)表達(dá)式可寫成 F F1 1= =f f1 1( (A A1 1, ,A A2 2.A.An n) ) F F2 2= =f f2 2( (A A1 1, ,A A2 2.A.An n) ) F Fm

4、m= =f fm m( (A A1 1, ,A A2 2.A.An n) ) 組合邏輯電路A1A2AnF1F2Fm第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.1 3.1 邏輯門電路邏輯門電路3.2 3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)3.3 3.3 組合邏輯電路的分析組合邏輯電路的分析3.4 3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)3.5 3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)3.6 3.6 本章知識(shí)回顧本章知識(shí)回顧章節(jié)內(nèi)容安排章節(jié)內(nèi)容安排第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路二、復(fù)合邏輯門電路

5、二、復(fù)合邏輯門電路3.1 邏輯門電路邏輯門電路 “異或異或”電路的特殊功能電路的特殊功能 故可十分方便得故可十分方便得A，A控制電路如下圖所示：控制電路如下圖所示： 0 0=0 0 1=1 1 0=1 1 1=0 0 A=A 1 A=AFCA=1控制端控制端第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路二、復(fù)合邏輯門電路二、復(fù)合邏輯門電路3.1 邏輯門電路邏輯門電路奇數(shù)個(gè)奇數(shù)個(gè)“1 1”相異或相異或結(jié)果為結(jié)果為“1 1”。偶數(shù)個(gè)偶數(shù)個(gè)“1 1”相異或相異或結(jié)果為結(jié)果為“0 0”。 奇偶檢測(cè)電路奇偶檢測(cè)電路1 11 10 01 10 00 01 10 01 11 1

6、1 10 01 10 01 11 10 01 10 00 01 11 11 10 01 10 00 01 10 01 11 11 10 01 10 01 11 10 01 10 00 01 1第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路二、復(fù)合邏輯門電路二、復(fù)合邏輯門電路3.1 邏輯門電路邏輯門電路&0001000=1BA00=1DC=1P100=1BA00=1DC=1P=1奇偶檢驗(yàn)位產(chǎn)生電路奇偶檢驗(yàn)位產(chǎn)生電路奇校驗(yàn)碼檢測(cè)電路奇校驗(yàn)碼檢測(cè)電路檢驗(yàn)檢驗(yàn)輸出輸出000000011 0110011 0=1=1011 000第第3章章 組合邏輯門電路組合邏輯門電

7、路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路二、復(fù)合邏輯門電路二、復(fù)合邏輯門電路3.1 邏輯門電路邏輯門電路&0100=1BA0=1DC=1P10=1BA00=1DC=1P=1奇偶檢驗(yàn)位產(chǎn)生電路奇偶檢驗(yàn)位產(chǎn)生電路奇校驗(yàn)碼檢測(cè)電路奇校驗(yàn)碼檢測(cè)電路檢驗(yàn)檢驗(yàn)輸出輸出0010 0 0 10 10 0 0 1=1=1 10 0 0 10第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.1 3.1 邏輯門電路邏輯門電路3.2 3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)3.3 3.3 組合邏輯電路的分析組合邏輯電路的分析3.4 3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)3.5 3

8、.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)3.6 3.6 本章知識(shí)回顧本章知識(shí)回顧章節(jié)內(nèi)容安排章節(jié)內(nèi)容安排第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路q “轉(zhuǎn)換轉(zhuǎn)換”就是就是“改變邏輯函數(shù)的類型改變邏輯函數(shù)的類型”。通常是由。通常是由“與與或或”式轉(zhuǎn)換成其它形式。式轉(zhuǎn)換成其它形式。 “或與或與”式；式； “與非與非與非與非”式；式； “或非或非或非或非” 式；式； “與或非與或非” 式。式。A將將“與與或或”式式F=AB+ C轉(zhuǎn)換成其它幾種形式。轉(zhuǎn)換成其它幾種形式。3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)引言引言 邏輯函數(shù)表達(dá)形式和轉(zhuǎn)換邏輯函數(shù)表達(dá)形

9、式和轉(zhuǎn)換第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路邏輯函數(shù)的五種基本表達(dá)形式邏輯函數(shù)的五種基本表達(dá)形式與與或式或式 或或與式與式 與非與非與非式與非式 或非或非或非式或非式 與與或或非式非式 q 對(duì)于同一邏輯函數(shù)，盡管表達(dá)形式不同，但表達(dá)式表對(duì)于同一邏輯函數(shù)，盡管表達(dá)形式不同，但表達(dá)式表達(dá)的邏輯功能確實(shí)相同的。達(dá)的邏輯功能確實(shí)相同的。第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路&BA&CA1FF=AB+AC與或式 ( a )BA1CA&FF=(A+B)(A+C)或與式 ( b )1&BA&

10、CA&FF=ABAC與非與非式 ( c )CABA1FF=A+C+A+B或非或非式 (d )11CABA1F&F=AC+AB與或非式 (e)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路邏輯功能的不同實(shí)現(xiàn)方法邏輯功能的不同實(shí)現(xiàn)方法邏輯關(guān)系：邏輯關(guān)系：FG第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路一、用一、用“與非與非”門實(shí)現(xiàn)邏輯函數(shù)門實(shí)現(xiàn)邏輯函數(shù)3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路一、用一、用“與非與非”門實(shí)現(xiàn)邏輯函數(shù)門實(shí)現(xiàn)邏輯函數(shù)3.2

11、邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路一、用一、用“與非與非”門實(shí)現(xiàn)邏輯函數(shù)門實(shí)現(xiàn)邏輯函數(shù)3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路一、用一、用“與非與非”門實(shí)現(xiàn)邏輯函數(shù)門實(shí)現(xiàn)邏輯函數(shù)3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn) 第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路二、用二、用“或非或非”門實(shí)現(xiàn)邏輯函數(shù)門實(shí)現(xiàn)邏輯函數(shù)3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路二

12、、用二、用“或非或非”門實(shí)現(xiàn)邏輯函數(shù)門實(shí)現(xiàn)邏輯函數(shù)3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路二、用二、用“或非或非”門實(shí)現(xiàn)邏輯函數(shù)門實(shí)現(xiàn)邏輯函數(shù)3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路二、用二、用“或非或非”門實(shí)現(xiàn)邏輯函數(shù)門實(shí)現(xiàn)邏輯函數(shù)3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn) 第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路三、用三、用“與或非與或非”門實(shí)現(xiàn)邏輯函數(shù)門實(shí)現(xiàn)邏輯函數(shù)3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)第第3章章 組合

13、邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路四、用四、用“異或異或”門實(shí)現(xiàn)邏輯函數(shù)門實(shí)現(xiàn)邏輯函數(shù)3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.1 3.1 邏輯門電路邏輯門電路3.2 3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)3.3 3.3 組合邏輯電路的分析組合邏輯電路的分析3.4 3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)3.5 3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)3.6 3.6 本章知識(shí)回顧本章知識(shí)回顧章節(jié)內(nèi)容安排章節(jié)內(nèi)容安排第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課

14、程：數(shù)字邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析分析概述分析概述A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表 因此該電路為因此該電路為少數(shù)服從多數(shù)少數(shù)服從多數(shù)電路，電路，稱表決電路。稱表決電路。解：（解：（1）由電路圖得邏輯表達(dá)式）由電路圖得邏輯表達(dá)式（2）由邏輯表達(dá)式得真值表）由邏輯表達(dá)式得真值表ACBCABACBCABF （3）功能分析：）功能分析：多數(shù)輸入變量為多數(shù)輸入變量為1，輸出，輸出F為為1；多數(shù)輸入變量為多數(shù)輸入變量為0，輸出，輸出 F為為0。例例1 1：試分析右圖所示邏輯電

15、路的功能試分析右圖所示邏輯電路的功能。&ABCF第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析分析概述分析概述第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析分析步驟分析步驟 第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析 第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析 第第3章章 組合邏輯門電路

16、組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析 ABCF000011110011001101010101110第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析分析下圖所示組合邏輯電路的功能分析下圖所示組合邏輯電路的功能第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路解：（解：（1）由電路圖得）由電路圖得 表達(dá)式表達(dá)式01012123233BBGBBGBBGBG（2）列出）列出 真值表真值表例例2 2：試分析下圖所示邏輯電路的功能。試分析下圖所示邏輯

17、電路的功能。=1G2B2=1G1B1=1G0B0G3B3第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路自然二進(jìn)制碼自然二進(jìn)制碼格雷碼格雷碼 B3B2B1B0 G3 G2 G1 G0 0 0 0 00 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1

18、 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0（2）列出）列出 真值表真值表（1）由電路圖得表達(dá)式）由電路圖得表達(dá)式（3） 分析功能分析功能01012123233BBGBBGBBGBG 本電路是自然二進(jìn)制碼至本電路是自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換電路。格雷碼的轉(zhuǎn)換電路。第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路注意：利用此式時(shí)對(duì)碼位序號(hào)大于（注意：利用此式時(shí)對(duì)碼位序號(hào)大于（n-1）的位應(yīng)按）的位應(yīng)按0處理，處理，如本例碼位的最大序號(hào)如本例碼位的最大序號(hào)i = 3，故，故B4應(yīng)為應(yīng)為0，才能得

19、到正確的，才能得到正確的結(jié)果。結(jié)果。 推廣到一般推廣到一般，將，將n位自然二進(jìn)制碼轉(zhuǎn)換成位自然二進(jìn)制碼轉(zhuǎn)換成n位格位格雷碼雷碼： Gi = Bi Bi+1 （i = 0、1、2、 n-1）01012123233BBGBBGBBGBG自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析分析下圖所示組合邏輯電路的功能。分析下圖所示組合邏輯電路的功能。&1AB&1&C11&1F1F2第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字

20、邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析分析下圖所示組合邏輯電路的功能。分析下圖所示組合邏輯電路的功能。解解 這是一個(gè)多輸出函數(shù)，這是一個(gè)多輸出函數(shù)， 其輸出表達(dá)式為其輸出表達(dá)式為CABCBAABCBAFCBAABF)()()()(12整理上式得整理上式得ABCBCACABCBAFBCACABF)(12第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析分析下圖所示組合邏輯電路的功能。分析下圖所示組合邏輯電路的功能。根據(jù)真值表分析功能？根據(jù)真值表分析功能？ABCBCACABCBAFBCACABF)(12第第3章章

21、組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.3 組合邏輯電路的分析組合邏輯電路的分析小結(jié)小結(jié)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路作業(yè)中存在的問題作業(yè)中存在的問題第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.1 3.1 邏輯門電路邏輯門電路3.2 3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)3.3 3.3 組合邏輯電路的分析組合邏輯電路的分析3.4 3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)3.5 3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)3.6 3.6 本章知識(shí)回顧本章知識(shí)回顧章節(jié)內(nèi)容

22、安排章節(jié)內(nèi)容安排第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)設(shè)計(jì)步驟設(shè)計(jì)步驟設(shè)計(jì)步驟設(shè)計(jì)步驟 (1) (1) 按文字描述的邏輯命題寫出真值表。按文字描述的邏輯命題寫出真值表。 這是十分重要的一步。具體為：先分析設(shè)計(jì)要求，設(shè)置輸這是十分重要的一步。具體為：先分析設(shè)計(jì)要求，設(shè)置輸入、輸出變量，設(shè)定邏輯狀態(tài)入、輸出變量，設(shè)定邏輯狀態(tài)1 1和和0 0的含義，然后再按邏輯的含義，然后再按邏輯功能的要求列出真值表。功能的要求列出真值表。 (2) (2) 由真值表寫出函數(shù)表達(dá)式，并化簡(jiǎn)。由真值表寫出函數(shù)表達(dá)式，并化簡(jiǎn)。 有時(shí)為便于考

23、慮最優(yōu)化方案，可先由真值表寫出與或表達(dá)有時(shí)為便于考慮最優(yōu)化方案，可先由真值表寫出與或表達(dá)式式( (方法見下面方法見下面) )。第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)設(shè)計(jì)步驟設(shè)計(jì)步驟 當(dāng)采用小規(guī)模集成電路設(shè)計(jì)時(shí)，當(dāng)采用小規(guī)模集成電路設(shè)計(jì)時(shí)，則要根據(jù)所選用的門進(jìn)行則要根據(jù)所選用的門進(jìn)行函數(shù)化簡(jiǎn)，以求用最少的門來實(shí)現(xiàn)?；?jiǎn)時(shí)，可通過卡諾圖法函數(shù)化簡(jiǎn)，以求用最少的門來實(shí)現(xiàn)?；?jiǎn)時(shí)，可通過卡諾圖法( (直接根據(jù)真值表填圖化簡(jiǎn)直接根據(jù)真值表填圖化簡(jiǎn)) )，也可通過代數(shù)法，也可通過代數(shù)法( (根據(jù)表達(dá)式進(jìn)根據(jù)表達(dá)式進(jìn)行化簡(jiǎn)行化

24、簡(jiǎn)) )。 當(dāng)采用中、大規(guī)模集成電路設(shè)計(jì)時(shí)，當(dāng)采用中、大規(guī)模集成電路設(shè)計(jì)時(shí)，有時(shí)可能需對(duì)表達(dá)式有時(shí)可能需對(duì)表達(dá)式進(jìn)行適當(dāng)?shù)淖儞Q，以適應(yīng)所需門的需要，然后再用最少的集成進(jìn)行適當(dāng)?shù)淖儞Q，以適應(yīng)所需門的需要，然后再用最少的集成塊來實(shí)現(xiàn)。塊來實(shí)現(xiàn)。 (3) (3) 畫出相應(yīng)的邏輯圖。畫出相應(yīng)的邏輯圖。 第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)一、單輸出組合邏輯電路的設(shè)計(jì)一、單輸出組合邏輯電路的設(shè)計(jì) 【例例】設(shè)計(jì)一個(gè)組合邏輯電路，其輸入設(shè)計(jì)一個(gè)組合邏輯電路，其輸入ABCDABCD為為8421BCD8421BCD碼。當(dāng)碼。當(dāng)輸

25、入輸入BCDBCD數(shù)能被數(shù)能被4 4或或5 5整除時(shí)，電路輸出整除時(shí)，電路輸出F=1F=1，否則，否則F=0F=0。 試試分別分別用用或非門與或非門實(shí)現(xiàn)?；蚍情T與或非門實(shí)現(xiàn)。 第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)一、單輸出組合邏輯電路的設(shè)計(jì)一、單輸出組合邏輯電路的設(shè)計(jì)解：解： 根據(jù)題意，可列出該電路的真值表和卡諾圖如下所示；根據(jù)題意，可列出該電路的真值表和卡諾圖如下所示；11110001111000011110ABCD第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電

26、路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)一、單輸出組合邏輯電路的設(shè)計(jì)一、單輸出組合邏輯電路的設(shè)計(jì)從卡諾圖讀出從卡諾圖讀出F F的最簡(jiǎn)或與式為的最簡(jiǎn)或與式為 ，利用摩根定律，利用摩根定律對(duì)其變換得對(duì)其變換得 CDBF)(CDBCDBCDBF)(由此得到用或非門和與或非門實(shí)現(xiàn)的電路如圖所示。由此得到用或非門和與或非門實(shí)現(xiàn)的電路如圖所示。 第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路&11F1CDB(b)(a)DB1FC3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)一、單輸出組合邏輯電路的設(shè)計(jì)一、單輸出組合邏輯電路的設(shè)計(jì)(a) (a) 或非門實(shí)現(xiàn)；或非門實(shí)現(xiàn)； (b) (b)

27、 與或非門實(shí)現(xiàn)與或非門實(shí)現(xiàn)CDBCDBCDBF)(第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì) 【例例2 2】某廠有某廠有A A、B B、C C三個(gè)車間和三個(gè)車間和Y Y、 Z Z兩臺(tái)發(fā)電機(jī)。如果兩臺(tái)發(fā)電機(jī)。如果一個(gè)車間開工，啟動(dòng)一個(gè)車間開工，啟動(dòng)Z Z發(fā)電機(jī)即可滿足使用要求；如果兩個(gè)車間發(fā)電機(jī)即可滿足使用要求；如果兩個(gè)車間同時(shí)開工，啟動(dòng)同時(shí)開工，啟動(dòng)Y Y發(fā)電機(jī)即可滿足使用要求；如果三個(gè)車間同時(shí)發(fā)電機(jī)即可滿足使用要求；如果三個(gè)車間同時(shí)開工，則需要同時(shí)啟動(dòng)開工，則

28、需要同時(shí)啟動(dòng)Y Y、Z Z兩臺(tái)發(fā)電機(jī)才能滿足使用要求。試兩臺(tái)發(fā)電機(jī)才能滿足使用要求。試僅用與非門和異或門兩種邏輯門設(shè)計(jì)一個(gè)供電控制電路，使電僅用與非門和異或門兩種邏輯門設(shè)計(jì)一個(gè)供電控制電路，使電力負(fù)荷達(dá)到最佳匹配。力負(fù)荷達(dá)到最佳匹配。 第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì) 解解 用用“0 0”表示該廠車間不開工或發(fā)電機(jī)不工作，用表示該廠車間不開工或發(fā)電機(jī)不工作，用“1 1”表示該廠車間開工或發(fā)電機(jī)工作。為使電力負(fù)荷達(dá)到最表示該廠車間開工或發(fā)電機(jī)工作。為使電

29、力負(fù)荷達(dá)到最佳匹配，應(yīng)該根據(jù)車間的開工情況即負(fù)荷情況，來決定兩臺(tái)佳匹配，應(yīng)該根據(jù)車間的開工情況即負(fù)荷情況，來決定兩臺(tái)發(fā)電機(jī)的啟動(dòng)與否。發(fā)電機(jī)的啟動(dòng)與否。 因此，此處的供電控制電路中，因此，此處的供電控制電路中，A A、B B、C C是輸入變量，是輸入變量，Y Y、Z Z是輸出變量。由此列出電路的真值表如是輸出變量。由此列出電路的真值表如表所示。表所示。第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏

30、輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)11110001111001ABC(a)11110001111001ABC(b)CBAABCCBACBACBAZACBCABACBCABY第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)& 1&Y 1ZABC電路圖電路圖CBAABCCBACBACBAZACBCABACBCABY第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯

31、電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì) 加法器是加法器是一種算術(shù)運(yùn)算電路，其基本功能是實(shí)現(xiàn)兩個(gè)二一種算術(shù)運(yùn)算電路，其基本功能是實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)的加法運(yùn)算。計(jì)算機(jī)進(jìn)制數(shù)的加法運(yùn)算。計(jì)算機(jī)CPUCPU中的中的運(yùn)算器運(yùn)算器，本質(zhì)上就是一，本質(zhì)上就是一種既能完成算術(shù)運(yùn)算、又能完成邏輯運(yùn)算的單元電路，簡(jiǎn)種既能完成算術(shù)運(yùn)算、又能完成邏輯運(yùn)算的單元電路，簡(jiǎn)稱稱算術(shù)邏輯單元算術(shù)邏輯單元ALUALU（Arithmetic Logical UnitArithmetic Logical Unit）。）。 加法器加法器第第3章章 組合邏輯門電路組合邏輯

32、門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)1.1.半加器和全加器半加器和全加器1) 1) 半加器半加器 僅對(duì)兩個(gè)一位二進(jìn)制數(shù)僅對(duì)兩個(gè)一位二進(jìn)制數(shù)A Ai i和和B Bi i進(jìn)行的加法運(yùn)算稱為進(jìn)行的加法運(yùn)算稱為“半加半加” ( (不考慮進(jìn)位不考慮進(jìn)位) )。實(shí)現(xiàn)半加運(yùn)算功能的邏輯部件叫做。實(shí)現(xiàn)半加運(yùn)算功能的邏輯部件叫做半加器半加器（Half AdderHalf Adder），簡(jiǎn)稱），簡(jiǎn)稱HAHA。第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)

33、組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)圖圖 半加器的真值表和邏輯符號(hào)半加器的真值表和邏輯符號(hào)(a) (a) 真值表；真值表； (b) (b) 國標(biāo)符號(hào)；國標(biāo)符號(hào)； (c) (c) 慣用符號(hào)慣用符號(hào)COAiBiSiCi1AiBiSiCi1HA(b)(c)Ai BiCi1 Si0 00 11 01 10 00 10 11 0(a)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì) 其中的其中的A Ai i和和B Bi i分別表示被加數(shù)和加

34、數(shù)輸入，分別表示被加數(shù)和加數(shù)輸入，S Si i為為本位和輸出本位和輸出，C Ci i+1+1為向相鄰高位的為向相鄰高位的進(jìn)位輸出進(jìn)位輸出，“”為加法器的為加法器的限定符限定符，“COCO”為運(yùn)算為運(yùn)算單元進(jìn)位輸出的限定符單元進(jìn)位輸出的限定符。半加器的輸出邏輯函數(shù)表達(dá)式。半加器的輸出邏輯函數(shù)表達(dá)式為為iiiiiiiiiiBABABASBAC1 可見，可見， 用用1 1個(gè)與門和個(gè)與門和1 1個(gè)異或門就可以實(shí)現(xiàn)半加器電路。個(gè)異或門就可以實(shí)現(xiàn)半加器電路。第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二

35、、多輸出組合邏輯電路的設(shè)計(jì)2) 2) 全加器全加器 對(duì)兩個(gè)對(duì)兩個(gè)1 1位二進(jìn)制數(shù)位二進(jìn)制數(shù)A Ai i和和B Bi i連同連同低位低位來的進(jìn)位來的進(jìn)位C Ci-1i-1進(jìn)行的加法運(yùn)算稱為進(jìn)行的加法運(yùn)算稱為“全全加加”。實(shí)現(xiàn)全加運(yùn)算功能的邏輯部件。實(shí)現(xiàn)全加運(yùn)算功能的邏輯部件叫做叫做全加器全加器（Full AdderFull Adder），簡(jiǎn)稱），簡(jiǎn)稱FAFA。 在在多位數(shù)多位數(shù)加法運(yùn)算時(shí)，除最低位外，加法運(yùn)算時(shí)，除最低位外，其它各位都需要考慮低位送來的進(jìn)位。其它各位都需要考慮低位送來的進(jìn)位。 表表 全加器真值表全加器真值表-1第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏

36、輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)例例 3.4.3 3.4.3 設(shè)計(jì)一個(gè)加法器設(shè)計(jì)一個(gè)加法器全加器。全加器。 為了說明其組成原理，首先分析一下二進(jìn)制的加法運(yùn)算。為了說明其組成原理，首先分析一下二進(jìn)制的加法運(yùn)算。 設(shè)二進(jìn)制數(shù)設(shè)二進(jìn)制數(shù)A A=1011,=1011,B B=1110=1110，求和。，求和。 10111011A A 1110 1110B B +)1110 +)1110C Ci-1i-1( (來自來自低位低位的進(jìn)位的進(jìn)位) ) 11001 11001A A+ +B B 第第3章章 組合邏輯門電路組合邏輯門電路課程

37、：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)解：根據(jù)全加器功能列真值表。解：根據(jù)全加器功能列真值表。 由真值表得到函數(shù)表達(dá)式，由真值表得到函數(shù)表達(dá)式，并用代數(shù)法化簡(jiǎn)、變換，得：并用代數(shù)法化簡(jiǎn)、變換，得：-1第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)111111111111111()()()iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiii

38、iiiiiiiiiiiiiSA B CA B CA B CA B CA B CA B CA B CA B CCA BA BCA BA BCABCABABCCA B CA B CA B CA B C 11111()()()iiiiiiiiiiiiiiCA BA BA BCCCABA B -1第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)畫邏輯圖如圖所示。畫邏輯圖如圖所示。 圖（圖（a a） 用異或門等構(gòu)成的全加器用異或門等構(gòu)成的全加器 =1BiAi =1&11

39、Ci-11AiBiSi=AiCi-1CiCi =Ci-1(AiBi )+AiBiBi第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)畫邏輯圖如圖所示。畫邏輯圖如圖所示。 圖（圖（b b） 用與非門等構(gòu)成的全加器用與非門等構(gòu)成的全加器 =1BiAi =1&Ci-1AiBiSi=AiCi-1CiCi =Ci-1(AiBi )+AiBiBi&第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)

40、計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)畫邏輯圖如圖所示。畫邏輯圖如圖所示。 圖（圖（b b） 用與非門等構(gòu)成的全加器用與非門等構(gòu)成的全加器 =1BiAi =1&Ci-1AiBiSi=AiCi-1CiCi =Ci-1(AiBi )+AiBiBi11第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)圖圖 全加器邏輯符號(hào)全加器邏輯符號(hào)(b) (b) 國標(biāo)符號(hào)；國標(biāo)符號(hào)； (c) (c) 慣用符號(hào)慣用符號(hào)-1-1第第3章章 組合邏輯門電路組合邏輯門電

41、路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)【例例3 3】用門電路設(shè)計(jì)一個(gè)將用門電路設(shè)計(jì)一個(gè)將8421BCD8421BCD碼轉(zhuǎn)換為余碼轉(zhuǎn)換為余3 3碼的變換電路。碼的變換電路。 解：解： 分析題意，列真值表。分析題意，列真值表。 該電路輸入為該電路輸入為8421 BCD8421 BCD碼，輸出為余碼，輸出為余3 3碼，因此它是一個(gè)碼，因此它是一個(gè)四輸入、四輸出的碼制變換電路。四輸入、四輸出的碼制變換電路。碼制碼制變換變換電路電路ABDCE3E2E1E0(a)第第3章章 組合邏輯門電路組合邏輯門電路課程

42、：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)84218421轉(zhuǎn)余轉(zhuǎn)余3 3碼真值表碼真值表 )9 , 8 , 7 , 6 , 5(E3m)9 , 4 , 3 , 2 , 1 (E2m)8 , 7 , 4 , 3 , 0(E1m)8 , 6 , 4 , 2 , 0(E0m第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì) 選擇器件，寫出輸出函數(shù)表達(dá)式。選擇器件，寫出輸出函數(shù)表達(dá)式。 題

43、目沒有具體指定用哪一種門電路，因此可以從門電路題目沒有具體指定用哪一種門電路，因此可以從門電路的數(shù)量、種類、速度等方面綜合折衷考慮，選擇最佳方案。的數(shù)量、種類、速度等方面綜合折衷考慮，選擇最佳方案。該電路的化簡(jiǎn)過程卡諾圖所示，首先得出最簡(jiǎn)該電路的化簡(jiǎn)過程卡諾圖所示，首先得出最簡(jiǎn)與或式與或式，然后，然后進(jìn)行進(jìn)行函數(shù)式函數(shù)式變換。變換。第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路)9 , 8 , 7 , 6 , 5(E3m)9 , 4 , 3 , 2 , 1 (E2m)8 , 7 , 4 , 3 , 0(E1m)8 , 6 , 4 , 2 , 0(E0m第第3章章

44、組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路1&11&11E3E2E1E0ABCD第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì)二、多輸出組合邏輯電路的設(shè)計(jì) 畫邏輯電路。畫邏輯電路。 邏輯圖如圖所示。邏輯圖如圖所示。1&11&11E3E2E1E0ABCD第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路 例例 把把 0，1，2，7 這八個(gè)這八

45、個(gè)數(shù)數(shù)編編成二進(jìn)制代成二進(jìn)制代碼碼， 其框其框圖如下所示。圖如下所示。 01234567編碼電路ABC圖 三位二進(jìn)制編碼方框圖 三、編碼器設(shè)計(jì)三、編碼器設(shè)計(jì)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路 解解 顯然這就是三位二進(jìn)制編碼器。顯然這就是三位二進(jìn)制編碼器。 首先，確定編碼矩陣和編碼表首先，確定編碼矩陣和編碼表，分別如圖，分別如圖 和表和表 所示。所示。 0AB00011110126437501C三位二進(jìn)制代碼編碼矩陣三位二進(jìn)制代碼編碼矩陣 三、編碼器設(shè)計(jì)三、編碼器設(shè)計(jì)A=4+5+6+7B=2+3+6+7 C=1+3+5+7第第3章章 組合邏輯門電路組合邏

46、輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路表表 三位二進(jìn)制編碼表三位二進(jìn)制編碼表 自然數(shù)自然數(shù) N二進(jìn)制代碼二進(jìn)制代碼 A B C012345670 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1三、編碼器設(shè)計(jì)三、編碼器設(shè)計(jì)A=4+5+6+7B=2+3+6+7 C=1+3+5+7第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路圖圖 三位二進(jìn)制編碼器三位二進(jìn)制編碼器 7654321CBAS0111三、編碼器設(shè)計(jì)三、編碼器設(shè)計(jì)A=4+5+6+7B=2+3+6+7 C=1+3+5+7第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路

47、課程：數(shù)字邏輯電路3.1 3.1 邏輯門電路邏輯門電路3.2 3.2 邏輯函數(shù)的實(shí)現(xiàn)邏輯函數(shù)的實(shí)現(xiàn)3.3 3.3 組合邏輯電路的分析組合邏輯電路的分析3.4 3.4 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)3.5 3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)3.6 3.6 本章知識(shí)回顧本章知識(shí)回顧章節(jié)內(nèi)容安排章節(jié)內(nèi)容安排第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)冒險(xiǎn)的產(chǎn)生冒險(xiǎn)的產(chǎn)生 前面分析設(shè)計(jì)組合電路時(shí)，都是在信號(hào)前面分析設(shè)計(jì)組合電路時(shí)，都是在信號(hào)穩(wěn)態(tài)情況穩(wěn)態(tài)情況下討下討論的，實(shí)際電路工

48、作時(shí)，論的，實(shí)際電路工作時(shí)，信號(hào)變化信號(hào)變化需要時(shí)間，門電路對(duì)信需要時(shí)間，門電路對(duì)信號(hào)也產(chǎn)生一定的號(hào)也產(chǎn)生一定的延時(shí)延時(shí)，而各個(gè)門的延時(shí)，而各個(gè)門的延時(shí)不盡不盡相同，因此若相同，因此若干個(gè)彼此獨(dú)立的輸入信號(hào)就不可能恰好同時(shí)變化，即使同干個(gè)彼此獨(dú)立的輸入信號(hào)就不可能恰好同時(shí)變化，即使同一信號(hào)經(jīng)過不同的通路到達(dá)某個(gè)門的輸入端也會(huì)有先有后，一信號(hào)經(jīng)過不同的通路到達(dá)某個(gè)門的輸入端也會(huì)有先有后，于是產(chǎn)生于是產(chǎn)生時(shí)差時(shí)差，這種現(xiàn)象稱為，這種現(xiàn)象稱為競(jìng)爭(zhēng)競(jìng)爭(zhēng)。1.1.競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯

49、電路的的競(jìng)爭(zhēng)和冒險(xiǎn) 由于競(jìng)爭(zhēng)就有可能使電路的輸出信號(hào)在變化過由于競(jìng)爭(zhēng)就有可能使電路的輸出信號(hào)在變化過程中出現(xiàn)非正常的程中出現(xiàn)非正常的干攏脈沖干攏脈沖（又稱（又稱毛刺毛刺），有時(shí)），有時(shí)會(huì)影響電路的正常工作，這種現(xiàn)象稱為會(huì)影響電路的正常工作，這種現(xiàn)象稱為。如圖電路：如圖電路：AAA1AAF（1 1）“偏偏1”型冒險(xiǎn)型冒險(xiǎn)冒險(xiǎn)的產(chǎn)生冒險(xiǎn)的產(chǎn)生第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)由于存在門延遲，但由于出現(xiàn)由于存在門延遲，但由于出現(xiàn)負(fù)尖脈峰負(fù)尖脈峰，在脈峰期間不，在脈峰期間不滿足滿足稱為稱為“偏偏1 1

50、”型冒險(xiǎn)。型冒險(xiǎn)。1AAF冒險(xiǎn)的產(chǎn)生冒險(xiǎn)的產(chǎn)生第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)（2 2）“偏偏0 0”型冒險(xiǎn)型冒險(xiǎn)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)（2 2）“偏偏0 0”型冒險(xiǎn)型冒險(xiǎn)有有0出出0，全，全1出出1ABFAB0101“1 1”型冒險(xiǎn)型冒險(xiǎn)無冒險(xiǎn)無冒險(xiǎn)0第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)

51、爭(zhēng)和冒險(xiǎn)可見當(dāng)兩信號(hào)向相反方向變化時(shí)，產(chǎn)生冒險(xiǎn)?？梢姰?dāng)兩信號(hào)向相反方向變化時(shí)，產(chǎn)生冒險(xiǎn)。A AB BF FA AB B有有1 1出出1 1，全，全0 0出出0 0無冒險(xiǎn)無冒險(xiǎn)臨界競(jìng)爭(zhēng)臨界競(jìng)爭(zhēng)臨界競(jìng)爭(zhēng)臨界競(jìng)爭(zhēng)第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)判別冒險(xiǎn)判別冒險(xiǎn)1.1.代數(shù)法代數(shù)法 如果一個(gè)函數(shù)在輸入信號(hào)的某種組合下，輸出如果一個(gè)函數(shù)在輸入信號(hào)的某種組合下，輸出函數(shù)出現(xiàn)或的形式，則該電路就可能函數(shù)出現(xiàn)或的形式，則該電路就可能出現(xiàn)冒險(xiǎn)現(xiàn)象。出現(xiàn)冒險(xiǎn)現(xiàn)象。AAAA第第3章章 組合邏輯門電路組合邏輯門電路

52、課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)判別冒險(xiǎn)判別冒險(xiǎn)【例題例題】檢查如圖所示電路是存在冒險(xiǎn)檢查如圖所示電路是存在冒險(xiǎn)解解ACABFABYACY21令令B BC C1 1，則，則F F即該電路即該電路存在存在“偏偏1”型冒險(xiǎn)型冒險(xiǎn)。AA第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)判別冒險(xiǎn)判別冒險(xiǎn)【例題例題2 2】檢查如圖所示電路是否存在冒險(xiǎn)檢查如圖所示電路是否存在冒險(xiǎn)解解令令A(yù) AB B0 0則則F F說明存在說明存在“偏偏0”型冒險(xiǎn)型冒險(xiǎn)。AA

53、)(CAABF第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)判別冒險(xiǎn)判別冒險(xiǎn)2.2.卡諾圖法卡諾圖法將電路的輸出函數(shù)用卡諾圖表示出來，如發(fā)現(xiàn)將電路的輸出函數(shù)用卡諾圖表示出來，如發(fā)現(xiàn)卡諾圖中用卡諾圖中用“1 1”或或“0 0”格所畫卡諾圈有相切現(xiàn)象，格所畫卡諾圈有相切現(xiàn)象，說明該電路有可能存在邏輯冒險(xiǎn)。說明該電路有可能存在邏輯冒險(xiǎn)。第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)二、判別冒險(xiǎn)二、判別冒險(xiǎn)【例題例題】用卡諾

54、圖法判斷如圖電路有無冒險(xiǎn)用卡諾圖法判斷如圖電路有無冒險(xiǎn)DCBBCABF第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)解畫出輸出函數(shù)的卡諾圖解畫出輸出函數(shù)的卡諾圖DCBBCABF第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)解畫出輸出函數(shù)的卡諾圖解畫出輸出函數(shù)的卡諾圖相切，存在相切，存在冒險(xiǎn)現(xiàn)象冒險(xiǎn)現(xiàn)象第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)解畫出輸出函數(shù)的卡諾圖解畫出輸出函數(shù)的卡諾圖相切，存在相切，存在冒險(xiǎn)現(xiàn)象冒險(xiǎn)現(xiàn)象卡洛圈相切，卡洛項(xiàng)相鄰卡洛圈相切，卡洛項(xiàng)相鄰第第3章章 組合邏輯門電路組合邏輯門電路課程：數(shù)字邏輯電路課程：數(shù)字邏輯電路3.5 組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)組合邏輯電路的的競(jìng)爭(zhēng)和冒險(xiǎn)三、消除冒險(xiǎn)三、消除冒險(xiǎn) 當(dāng)組合邏輯電路存在險(xiǎn)象時(shí)，當(dāng)組合邏輯電路存在險(xiǎn)象時(shí)， 可以采取可以采取修改邏修改邏輯設(shè)計(jì)輯設(shè)計(jì)、增加、增加選通電路選通電