電子科大-數(shù)電-數(shù)字邏輯設(shè)計(jì)第四章(6)

1、1 1第四章第四章 組合邏輯設(shè)計(jì)原理組合邏輯設(shè)計(jì)原理開關(guān)代數(shù)開關(guān)代數(shù)公理、定理、邏輯函數(shù)的表示公理、定理、邏輯函數(shù)的表示組合電路分析組合電路分析得到指定電路的功能（公式法化簡(jiǎn)）得到指定電路的功能（公式法化簡(jiǎn)）組合電路綜合組合電路綜合根據(jù)命題，得到電路實(shí)現(xiàn)（卡諾圖化簡(jiǎn)）根據(jù)命題，得到電路實(shí)現(xiàn)（卡諾圖化簡(jiǎn)）定時(shí)冒險(xiǎn)定時(shí)冒險(xiǎn)2 2思考：五變量如何利用卡諾圖化簡(jiǎn)？思考：五變量如何利用卡諾圖化簡(jiǎn)？DEBC00 01 11 1000011110A = 0DEBC00 01 11 1000011110A = 10412151393715261410811161719182021232228293130242

2、527263 3F = A,B,C,D,E(0,1,2,3,4,5,10,11,14,20,21,24,25,26,27,28,29,30)DEBC00 01 11 1000011110A = 0DEBC00 01 11 1000011110A = 1111111111111111111F = + + + + ABDACDACDABCBDE4 4第第5 5章章 組合邏輯設(shè)計(jì)實(shí)踐組合邏輯設(shè)計(jì)實(shí)踐文檔標(biāo)準(zhǔn)和電路定時(shí)文檔標(biāo)準(zhǔn)和電路定時(shí)常用的中規(guī)模組合邏輯器件常用的中規(guī)模組合邏輯器件數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用5 55.1 5.1 文檔標(biāo)準(zhǔn)文檔標(biāo)準(zhǔn)結(jié)構(gòu)化的理念結(jié)構(gòu)化的理念說明書說明書：接口及功

3、能描述接口及功能描述方框圖方框圖 block diagram：主要功能模塊及其互聯(lián)主要功能模塊及其互聯(lián)原理圖原理圖 schematic diagram（P229圖圖5-17）定時(shí)圖定時(shí)圖 timing diagram （P231圖圖5-19）結(jié)構(gòu)化邏輯器件描述結(jié)構(gòu)化邏輯器件描述電路描述：電路描述：解釋電路內(nèi)部如何工作解釋電路內(nèi)部如何工作6 6門的符號(hào)門的符號(hào)&117 7信號(hào)名和有效電平信號(hào)名和有效電平信號(hào)的命名信號(hào)的命名與信號(hào)相關(guān)的有效電平與信號(hào)相關(guān)的有效電平高電平有效（高電平有效（active high）低電平有效（低電平有效（active low）有反相圈的引腳有反相圈的引腳表示低

4、電平有效表示低電平有效給定邏輯功能只在符號(hào)框的內(nèi)部發(fā)生給定邏輯功能只在符號(hào)框的內(nèi)部發(fā)生READYREQUESTGOREADY_LREQUEST_LGO_L8 8等效門符號(hào)等效門符號(hào)（摩根定理）（摩根定理）反相器反相器緩沖器緩沖器9 9“圈到圈圈到圈”的邏輯設(shè)計(jì)的邏輯設(shè)計(jì)AASELBDATAAASELBADATA_LBDATA_LDATA10105.2 5.2 電路定時(shí)電路定時(shí)XZYFW傳播延遲傳播延遲 propagation delay 信號(hào)通路輸入端的變化引起輸出端變化所需的時(shí)間信號(hào)通路輸入端的變化引起輸出端變化所需的時(shí)間t tpHL pHL 和和 t tpLH pLH 可能不同可能不同11

5、 115.2 5.2 電路定時(shí)電路定時(shí)傳播延遲傳播延遲 propagation delay定時(shí)分析：取最壞情況延遲定時(shí)分析：取最壞情況延遲XZYFWt tpHL pHL 和和 t tpLH pLH 可能不同可能不同最大延遲最大延遲典型延遲典型延遲最小延遲最小延遲080804323232P233 P233 表表5-25-21520222212125.2 5.2 電路定時(shí)電路定時(shí)定時(shí)圖（時(shí)序圖）定時(shí)圖（時(shí)序圖）timing diagramGOREADYDATtDATtDATGOREADYDATtRDYtRDY13135.2 5.2 電路定時(shí)電路定時(shí)GOREADYDATGOREADYDATtRDYm

6、intRDYmax定時(shí)圖（時(shí)序圖）定時(shí)圖（時(shí)序圖）timing diagram14145.2 5.2 電路定時(shí)電路定時(shí)WRITE_LDATAOUTDATAINtOUTmaxtsetuptOUTmin1515常用中規(guī)模組合邏輯電路常用中規(guī)模組合邏輯電路編碼器編碼器譯碼器譯碼器多路復(fù)用器多路復(fù)用器奇偶校驗(yàn)奇偶校驗(yàn)比較器比較器加法器加法器1616譯碼器和編碼器譯碼器和編碼器多輸入、多輸出電路多輸入、多輸出電路譯碼器（譯碼器（decoderdecoder） 一般來說，輸出編碼比輸入編碼位數(shù)多一般來說，輸出編碼比輸入編碼位數(shù)多編碼器（編碼器（encoderencoder） 輸出編碼比輸入編碼位數(shù)少，則常

7、稱為編碼器輸出編碼比輸入編碼位數(shù)少，則常稱為編碼器使能輸入使能輸入輸入輸入編碼編碼輸出輸出編碼編碼映射映射使能輸入有效才能使能輸入有效才能實(shí)現(xiàn)正常映射功能實(shí)現(xiàn)正常映射功能1717一種最常用的情況一種最常用的情況使能使能輸入輸入編碼編碼輸出輸出編碼編碼映射映射譯碼器（譯碼器（decoderdecoder）編碼器（編碼器（encoderencoder）n位二進(jìn)制碼位二進(jìn)制碼2n中取中取1碼碼使能使能輸入輸入編碼編碼輸出輸出編碼編碼映射映射2n中取中取1碼碼n位二進(jìn)制碼位二進(jìn)制碼18185.4 5.4 譯碼器譯碼器（decoderdecoder）二進(jìn)制譯碼器二進(jìn)制譯碼器2-42-4譯碼器譯碼器Y0Y

8、1Y2Y3I0I1EN 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0輸輸 入入EN I1 I2輸輸 出出 Y3 Y2 Y1 Y02-42-4二進(jìn)制譯碼器真值表二進(jìn)制譯碼器真值表19195.4 5.4 譯碼器譯碼器（decoderdecoder） 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0輸輸 入入EN I1 I2輸輸 出出 Y3 Y2 Y1 Y02-42-4二進(jìn)制譯碼器真值表二進(jìn)制譯碼器真值表Y0 = EN

9、 ( I1 I2 )Y1 = EN ( I1 I2 )Y2 = EN ( I1 I2 )Y3 = EN ( I1 I2 )Yi = EN mi20200 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1I2I1I0Y7Y1Y0Y2Y3Y4Y5Y63-83-8二進(jìn)制譯碼器真值表二進(jìn)制譯碼器真值表3-83-8譯碼器譯碼器I2I1I0Y

10、0Y1Y7Yi = EN mi1 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 12121 大規(guī)模元件的邏輯符號(hào)大規(guī)模元件的邏輯符號(hào)Y0Y1Y2Y3GAB1/2 74x139Y0Y1Y2Y3GAB1/2 74x139Y0Y1Y2Y3GAB1/2 74x139G_LABY0_LY1_LY2_LY3_L2222雙雙2-42-4譯碼器譯碼器7474x139x139 74x139 1 X X 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1輸輸 入入G B A輸輸 出出 Y3_L Y2_L Y1_L