數(shù)字電路綜合設(shè)計(jì)

1、第第7 7章章 數(shù)字電路綜合設(shè)計(jì)數(shù)字電路綜合設(shè)計(jì) 7.1 7.1 編碼器編碼器7.1.1 7.1.1 編碼器的基本概念及工作原理編碼器的基本概念及工作原理編碼編碼將某種代碼或電位信號(hào)轉(zhuǎn)換成二進(jìn)制代碼的過程。將某種代碼或電位信號(hào)轉(zhuǎn)換成二進(jìn)制代碼的過程。編碼器：編碼器：能夠?qū)崿F(xiàn)編碼功能的數(shù)字電路稱為編碼器。能夠?qū)崿F(xiàn)編碼功能的數(shù)字電路稱為編碼器。一般而言，一般而言，N個(gè)不同的信號(hào)，至少需要個(gè)不同的信號(hào)，至少需要n位二進(jìn)制數(shù)編碼。位二進(jìn)制數(shù)編碼。N和和n之間滿足下列關(guān)系之間滿足下列關(guān)系: : 2nN 將輸入信號(hào)變成二進(jìn)制代碼的電路稱為將輸入信號(hào)變成二進(jìn)制代碼的電路稱為二進(jìn)制編碼器二進(jìn)制編碼器。即：對(duì)應(yīng)

2、一個(gè)輸入信號(hào)，輸出相應(yīng)的二進(jìn)制代碼。即：對(duì)應(yīng)一個(gè)輸入信號(hào)，輸出相應(yīng)的二進(jìn)制代碼。 普通二進(jìn)制編碼器的特點(diǎn)是：普通二進(jìn)制編碼器的特點(diǎn)是：任何時(shí)刻只允許輸入一個(gè)待編碼任何時(shí)刻只允許輸入一個(gè)待編碼信號(hào)，否則輸出將發(fā)生混亂。信號(hào)，否則輸出將發(fā)生混亂。 常見的編碼器有常見的編碼器有8線線-3線（有線（有8個(gè)輸入端，個(gè)輸入端，3個(gè)輸出端），個(gè)輸出端），16線線4線（線（16個(gè)輸入端，個(gè)輸入端，4個(gè)輸出端）等等。個(gè)輸出端）等等。1、設(shè)計(jì)一個(gè)、設(shè)計(jì)一個(gè)8線線-3線編碼器線編碼器輸入：輸入：8個(gè)需進(jìn)行編碼的信號(hào)個(gè)需進(jìn)行編碼的信號(hào)I0I7；輸出：用來進(jìn)行編碼的輸出：用來進(jìn)行編碼的3位二進(jìn)制代碼位二進(jìn)制代碼 Y0，

3、Y1，Y2。7.1.2 7.1.2 二進(jìn)制普通編碼器二進(jìn)制普通編碼器電路的特點(diǎn)：電路的特點(diǎn)：任何時(shí)刻只允許輸入端有一個(gè)信號(hào)輸入，否任何時(shí)刻只允許輸入端有一個(gè)信號(hào)輸入，否則得不到正確的編碼輸出。即任何時(shí)刻只能對(duì)一個(gè)輸入信則得不到正確的編碼輸出。即任何時(shí)刻只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼，而這些輸入變量為一組互相排斥的變量。號(hào)進(jìn)行編碼，而這些輸入變量為一組互相排斥的變量。有如下約定：有如下約定：在這里，用在這里，用000，001，010，111表示表示I0，I1，I2，I7 ， 輸入信號(hào)為輸入信號(hào)為1，表示有編碼請(qǐng)求，請(qǐng)，表示有編碼請(qǐng)求，請(qǐng)求是互斥的。求是互斥的。我們來設(shè)計(jì)這個(gè)二進(jìn)制編碼根據(jù)上述要求和約

4、定我們來設(shè)計(jì)這個(gè)二進(jìn)制編碼根據(jù)上述要求和約定。輸 入輸 出0A21AA1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 11I2I546II03I7III0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1編碼器真值表首先，首先，列出列出3位二進(jìn)制編碼器的真值表：位二進(jìn)制編碼器的真值表：765476542IIIIIIIIY763276321IIIIIIIIY753175310III

5、IIIIIY其次，其次，由真值表寫出各輸出的邏輯表達(dá)式為：由真值表寫出各輸出的邏輯表達(dá)式為： （用了帶約束項(xiàng)的邏輯函數(shù)化簡）（用了帶約束項(xiàng)的邏輯函數(shù)化簡）最后，最后，用門電路實(shí)現(xiàn)邏輯電路：用門電路實(shí)現(xiàn)邏輯電路：A&1&A0A21I1I11131I1II52011I674II 以上就是我們根據(jù)以上就是我們根據(jù)3位二進(jìn)制普通編碼器的功能要求位二進(jìn)制普通編碼器的功能要求設(shè)計(jì)出的編碼器，由于它的輸入為設(shè)計(jì)出的編碼器，由于它的輸入為I0I7八個(gè)信號(hào)，輸八個(gè)信號(hào)，輸出為出為Y0，Y1，Y2三個(gè)信號(hào)，所以把它叫做三個(gè)信號(hào)，所以把它叫做8線線-3線編碼線編碼器器。2、對(duì)上述編碼器的使用：、對(duì)上述編碼器的使用：

6、 假如我們要對(duì)假如我們要對(duì)I6這個(gè)信號(hào)進(jìn)行二進(jìn)制編碼，那么這個(gè)信號(hào)進(jìn)行二進(jìn)制編碼，那么只要在這個(gè)只要在這個(gè)8線線-3線編碼器的線編碼器的I6端端輸入接高電平輸入接高電平，其，其它輸入端接低電平，此時(shí)輸出端它輸入端接低電平，此時(shí)輸出端Y2 ，Y1 ，Y0高低高低電平信號(hào)值電平信號(hào)值就表示了對(duì)就表示了對(duì)I6進(jìn)行編碼的二進(jìn)制代碼。進(jìn)行編碼的二進(jìn)制代碼。 此處的此處的I0，I1，I7代表了一個(gè)事件的八種狀代表了一個(gè)事件的八種狀態(tài)。態(tài)。 二二-十進(jìn)制編碼器十進(jìn)制編碼器是指用四位二進(jìn)制代碼表示一位十是指用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)的編碼電路（進(jìn)制數(shù)的編碼電路（輸入輸入10個(gè)互斥的數(shù)碼個(gè)互斥的數(shù)碼，輸出

7、輸出4位二進(jìn)位二進(jìn)制代碼制代碼）。）。1、BCD碼：常用的幾種碼：常用的幾種BCD碼碼 8421碼、碼、5421碼、碼、2421碼、余三碼。碼、余三碼。2、10線線4線編碼器線編碼器7.1.3 7.1.3 二十進(jìn)制編碼器二十進(jìn)制編碼器例：例：設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)8421 BCD碼編碼器碼編碼器解：解： 輸入信號(hào)輸入信號(hào)I0I9代表代表09共共10個(gè)十進(jìn)個(gè)十進(jìn)制信號(hào)，輸出信號(hào)為制信號(hào)，輸出信號(hào)為Y0Y3相應(yīng)的二相應(yīng)的二進(jìn)制代碼。進(jìn)制代碼。列編碼表如右表所示：列編碼表如右表所示：9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIII

8、YIIIIY得到輸出函數(shù)如下：得到輸出函數(shù)如下：I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a) 由或門構(gòu)成1111畫出邏輯電路圖如下：畫出邏輯電路圖如下：I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由與非門構(gòu)成Y3 Y2 Y1 Y0&7.1.4 7.1.4 二進(jìn)制優(yōu)先編碼器二進(jìn)制優(yōu)先編碼器 優(yōu)先編碼器允許優(yōu)先編碼器允許n個(gè)輸入端同時(shí)加上信號(hào)，但電路只對(duì)其個(gè)輸入端同時(shí)加上信號(hào)，但電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。1、例：、例： 電話室有三種電話，電話室有三種電話， 按由高到低優(yōu)先級(jí)排序依次是按由高到低優(yōu)先級(jí)排序依次

9、是火警火警電話電話，急救電話急救電話，工作電話工作電話，要求電話編碼依次為，要求電話編碼依次為00、01、10。試設(shè)計(jì)電話編碼控制電路。試設(shè)計(jì)電話編碼控制電路。 解：解： （）根據(jù)題意知，同一時(shí)間電話室只能處理一部電話，假如用（）根據(jù)題意知，同一時(shí)間電話室只能處理一部電話，假如用A A、B B、C C分別代表火警、分別代表火警、 急救、工作三種電話，設(shè)電話鈴響用急救、工作三種電話，設(shè)電話鈴響用1 1表示，表示，鈴沒響用鈴沒響用0 0表示。當(dāng)優(yōu)先級(jí)別高的信號(hào)有效時(shí)，低級(jí)別的則不起作表示。當(dāng)優(yōu)先級(jí)別高的信號(hào)有效時(shí)，低級(jí)別的則不起作用，這時(shí)用用，這時(shí)用表示；表示； 用用Y Y1 1, Y, Y2 2

10、表示輸出編碼的高位和低位。表示輸出編碼的高位和低位。 只要優(yōu)先級(jí)別高的信號(hào)存在，優(yōu)先級(jí)別低的輸入信號(hào)將不只要優(yōu)先級(jí)別高的信號(hào)存在，優(yōu)先級(jí)別低的輸入信號(hào)將不 起作用。起作用。（）（） 列真值表列真值表 輸 入輸 出A B CY1 Y2 1 0 1 0 0 10 00 11 0CBAY1BAY2 （） 寫邏輯表達(dá)式寫邏輯表達(dá)式（）（） 畫優(yōu)先編碼器邏輯圖如圖所示。畫優(yōu)先編碼器邏輯圖如圖所示。&11ABY1CY2圖圖 優(yōu)先編碼邏輯圖優(yōu)先編碼邏輯圖2、 3位二進(jìn)制優(yōu)先編碼器的原理和設(shè)計(jì)位二進(jìn)制優(yōu)先編碼器的原理和設(shè)計(jì)輸入和輸出同輸入和輸出同3位二進(jìn)制普通編碼器。位二進(jìn)制普通編碼器。有如下約定：有如下約定

11、：在這里，仍然用在這里，仍然用000，001，111表示表示I0，I1，I7，優(yōu)先級(jí)別是：優(yōu)先級(jí)別是： I7I6I5I4I3I2I1I0。I7I6I5I4I3I2I1I0Y2Y1Y01X11101X110001X1010001X10000001X011000001X0100000001X00100000001000277676576547654177676543765432765432077657654376543217656436421()YII II I II I I IIIIIYII II I I I II I I I I IIII IIIYII I II I I I II I I I

12、I I III II I II I I I 其次，其次，根據(jù)真根據(jù)真值表，得到輸值表，得到輸出函數(shù)的表達(dá)出函數(shù)的表達(dá)式：式：最后，最后，根據(jù)輸出函數(shù)的表達(dá)式，畫出邏輯電路圖。根據(jù)輸出函數(shù)的表達(dá)式，畫出邏輯電路圖。首先，首先，列真值列真值表。用輸入信表。用輸入信號(hào)為號(hào)為1表示有表示有編碼請(qǐng)求，否編碼請(qǐng)求，否則相反。則相反。 如果要求輸入、輸如果要求輸入、輸出均為反變量，那么出均為反變量，那么只需要在上述圖中的只需要在上述圖中的每個(gè)輸入端和輸出端每個(gè)輸入端和輸出端都加上反相器就可以都加上反相器就可以了。了。2776765765476541776765437654327654320776576543

13、76543217656436421()YIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIII3 3、 常用集成編碼器常用集成編碼器（1）74LS148 8線線3線優(yōu)先編碼器線優(yōu)先編碼器，它有八個(gè)，它有八個(gè)輸入端輸入端 ，輸入編碼為低電平輸入編碼為低電平“0” 有效有效。 3個(gè)輸出編碼結(jié)果個(gè)輸出編碼結(jié)果 ，為，為3 3位位二進(jìn)制反碼。二進(jìn)制反碼。 真值表見下頁，根據(jù)真值表可知：真值表見下頁，根據(jù)真值表可知： 輸入輸入 時(shí)，編碼器正常工作時(shí)，編碼器正常工作， 時(shí)，所有輸出端為時(shí)，所有輸出端為 高電平。高電平。74LS148I7

14、I6I5I4I3I2I1I0YEXY2Y1Y0YSS70II20YY0S 1S S7I6I5I4I3I2I1I0I2Y1Y0YEXY74LS148 集成集成8線線3線優(yōu)先編碼器的真值表線優(yōu)先編碼器的真值表 SY輸入使能端輸入使能端輸輸 入入輸輸 出出擴(kuò)展擴(kuò)展使能輸出使能輸出11111101111111111110000000101000101011001001011100110101111010001011111010101011111101100101111111011101)SIIIIIII(I 7654321076543210SSIIIIIIIISYYSEXSIIIIIIIIYS7654

15、3210SYSYSYEXYEXYEXY輸出輸出 為選通輸出端為選通輸出端，當(dāng)所有輸入為高電平，即沒有編碼輸入且當(dāng)所有輸入為高電平，即沒有編碼輸入且S=1時(shí)，時(shí)， 才才是低電平。因此，是低電平。因此， 的低電平表示：的低電平表示：電路工作，但無編電路工作，但無編碼請(qǐng)求碼請(qǐng)求 (EWB符號(hào)中為符號(hào)中為EO）輸出輸出 為擴(kuò)展端為擴(kuò)展端，當(dāng)輸入端有低電平信號(hào)輸入，且當(dāng)輸入端有低電平信號(hào)輸入，且S=1時(shí)，時(shí)， 為低電平。為低電平。因此，因此， 的低電平表示：的低電平表示：電路工作，而且有編碼輸入電路工作，而且有編碼輸入 （EWB符號(hào)中為符號(hào)中為GS）。）。例：例：74LS148的級(jí)聯(lián)的級(jí)聯(lián)試用兩片試用兩

16、片74LS148擴(kuò)展成擴(kuò)展成16線線-4線編碼器，線編碼器， 將將 1 6個(gè)低電平輸入信號(hào)編為個(gè)低電平輸入信號(hào)編為00001111，16個(gè)個(gè)4位二進(jìn)制代碼，其中位二進(jìn)制代碼，其中 優(yōu)先級(jí)最高，優(yōu)先級(jí)最高， 最低。最低。解：解：按照優(yōu)先級(jí)順序的要求，只有按照優(yōu)先級(jí)順序的要求，只有 均無輸入信均無輸入信號(hào)時(shí)，才允許對(duì)號(hào)時(shí)，才允許對(duì) 的輸入信號(hào)編碼，因此的輸入信號(hào)編碼，因此只要把第只要把第一片一片“無編碼信號(hào)輸入無編碼信號(hào)輸入” 作為第二片的選通信作為第二片的選通信號(hào)號(hào) 就行了就行了。015AA15A0A158II70IISYS優(yōu)先編碼器優(yōu)先編碼器74LS14874LS148的應(yīng)用的應(yīng)用 74LS1

17、4874LS148編碼器的應(yīng)用是非常廣泛的。編碼器的應(yīng)用是非常廣泛的。 例如，常用計(jì)例如，常用計(jì)算機(jī)鍵盤，其內(nèi)部就是一個(gè)字符編碼器。它將鍵盤上的大、算機(jī)鍵盤，其內(nèi)部就是一個(gè)字符編碼器。它將鍵盤上的大、小寫英文字母和數(shù)字及符號(hào)還包括一些功能鍵（回車、空小寫英文字母和數(shù)字及符號(hào)還包括一些功能鍵（回車、空格）等編成一系列的七位二進(jìn)制數(shù)碼，送到計(jì)算機(jī)的中央格）等編成一系列的七位二進(jìn)制數(shù)碼，送到計(jì)算機(jī)的中央處理單元處理單元CPUCPU，然后再進(jìn)行處理、存儲(chǔ)、輸出到顯示器或打，然后再進(jìn)行處理、存儲(chǔ)、輸出到顯示器或打印機(jī)上。印機(jī)上。 還可以用還可以用74LS14874LS148編碼器監(jiān)控爐罐的溫度，若其中任

18、何一編碼器監(jiān)控爐罐的溫度，若其中任何一個(gè)爐溫超過標(biāo)準(zhǔn)溫度或低于標(biāo)準(zhǔn)溫度，個(gè)爐溫超過標(biāo)準(zhǔn)溫度或低于標(biāo)準(zhǔn)溫度， 則檢測傳感器輸出則檢測傳感器輸出一個(gè)一個(gè)0 0電平到電平到74LS14874LS148編碼器的輸入端，編碼器的輸入端， 編碼器編碼后輸出編碼器編碼后輸出 三位二進(jìn)制代碼到微處理器進(jìn)行控制。三位二進(jìn)制代碼到微處理器進(jìn)行控制。（2）74LS147 二二十進(jìn)制優(yōu)先編碼器十進(jìn)制優(yōu)先編碼器 0 0編碼有效編碼有效 輸出輸出8421BCD8421BCD反碼反碼 1010線線 4 4線線（實(shí)為實(shí)為9 9線線4 4線線） 沒有沒有 I0 端端:當(dāng)當(dāng)I9I1全為全為1時(shí)，輸出時(shí)，輸出0000的反碼的反碼1

19、11174LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y37.2 7.2 譯碼器譯碼器7.2.1 7.2.1 譯碼器的基本概念及工作原理譯碼器的基本概念及工作原理譯碼：譯碼：編碼的逆過程，把輸入的二進(jìn)制代碼翻譯成所對(duì)應(yīng)的控編碼的逆過程，把輸入的二進(jìn)制代碼翻譯成所對(duì)應(yīng)的控制信號(hào)和信息。制信號(hào)和信息。譯碼器：譯碼器：實(shí)現(xiàn)譯碼功能的數(shù)字電路。實(shí)現(xiàn)譯碼功能的數(shù)字電路。有多個(gè)輸入和多個(gè)輸出的有多個(gè)輸入和多個(gè)輸出的組合電路，當(dāng)其輸入有組合電路，當(dāng)其輸入有n位二進(jìn)制代碼時(shí)，輸出有位二進(jìn)制代碼時(shí)，輸出有m個(gè)表示代碼個(gè)表示代碼原意的信號(hào)。原意的信號(hào)。對(duì)應(yīng)一組輸入二進(jìn)制代碼，有且僅有一個(gè)輸出為有效電

20、平，其對(duì)應(yīng)一組輸入二進(jìn)制代碼，有且僅有一個(gè)輸出為有效電平，其他輸出均為相反電平。有效電平可以為他輸出均為相反電平。有效電平可以為“1”1”也可以為也可以為“0”0”。n和和m的關(guān)系的關(guān)系 m2n, ,這樣才能保證對(duì)應(yīng)一組輸入代碼，有且這樣才能保證對(duì)應(yīng)一組輸入代碼，有且僅有一個(gè)輸出與之對(duì)應(yīng)。僅有一個(gè)輸出與之對(duì)應(yīng)。7.2.2 7.2.2 二進(jìn)制譯碼器二進(jìn)制譯碼器 輸入端為輸入端為n個(gè)，則輸出端為個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為個(gè)輸出中只有一個(gè)為1 1（或?yàn)椋ɑ驗(yàn)? 0），其余全為），其余全為0 0（或?yàn)椋ɑ驗(yàn)? 1）2 2

21、線線4 4線譯碼器線譯碼器3 3線線8 8線譯碼器線譯碼器4 4線線1616線譯碼器線譯碼器邏輯功能：邏輯功能：將輸入的每個(gè)代碼分別譯成高電平（或低電平）。將輸入的每個(gè)代碼分別譯成高電平（或低電平）。二進(jìn)制譯碼器二進(jìn)制譯碼器1） 真值表真值表3） 邏輯圖邏輯圖Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A1A0=m2 S 為控制端（片選端、使能端）為控制端（片選端、使能端）常用有常用有：二進(jìn)制譯碼器：二進(jìn)制譯碼器 、二、二 十進(jìn)制譯碼器十進(jìn)制譯碼器 、 顯示譯碼器。顯示譯碼器。當(dāng)當(dāng)S S=0時(shí)，譯碼器工作；時(shí)，譯碼器工作； 當(dāng)當(dāng)S S=1時(shí)，譯碼器禁止，時(shí)，譯碼器禁止，

22、所有的輸出端均為所有的輸出端均為0。輸入輸入輸輸 出出A1 A0Y3 Y2 Y1 Y0 1 0 0 01 1 0 10 0 0 10 1 0 00 0 1 01 0 0 01 1、2 2位二進(jìn)制譯碼器：位二進(jìn)制譯碼器：2） 輸出表達(dá)式輸出表達(dá)式A11A011S&Y3&Y2&Y1&Y04）邏輯符號(hào)）邏輯符號(hào)(2線線4線譯碼器線譯碼器)輸出輸出0有效的有效的2線線4線譯碼器可用與非門構(gòu)成，線譯碼器可用與非門構(gòu)成，輸出輸出1有效有效5）常用集成）常用集成2線線4線譯碼器線譯碼器0m01AA1m2Y2m3Y3m01AA74LS139：雙雙2線線4線譯碼器線譯碼器輸出輸出0有效有效1Y01AA01AAY

23、0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1輸出邏輯表達(dá)式輸出邏輯表達(dá)式解：解：（1）列出譯碼表：）列出譯碼表：01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY（2）寫出各輸出函數(shù)表達(dá)式：）寫出各輸出函數(shù)表達(dá)式：看出什么奧妙了嗎？！看出什么奧妙了嗎？！Y0：三變量的最小項(xiàng)：三變量的最小項(xiàng)m0Y1：三變量的最小項(xiàng)：三變量的最小項(xiàng)m1 Y7：三變量的最小項(xiàng)：三變量的最小項(xiàng)m7 以后有什么簡單的邏輯函數(shù)，以后有什么簡單

24、的邏輯函數(shù)，都化成最小項(xiàng)之和，然后用譯碼都化成最小項(xiàng)之和，然后用譯碼器來構(gòu)成該邏輯函數(shù)的電路圖。器來構(gòu)成該邏輯函數(shù)的電路圖。（3 3）畫出邏輯電路圖：）畫出邏輯電路圖： & & & & & & & & 1 1 1 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 3、綜上所述、綜上所述1）同理）同理,四位二進(jìn)制譯碼器為四位二進(jìn)制譯碼器為4線線16線譯碼器。線譯碼器。2）二進(jìn)制譯碼器就是）二進(jìn)制譯碼器就是n線線2n線譯碼器線譯碼器， 即，即，n變量全部最小項(xiàng)的譯碼器。變量全部最小項(xiàng)的譯碼器。4、三位二進(jìn)制譯碼器、三位二進(jìn)制譯碼器 三位二進(jìn)制譯碼器即三位二進(jìn)制譯碼器即3線線8線譯碼

25、器線譯碼器，常用常用3線線8線譯碼器有線譯碼器有74LS138。邏輯符號(hào)邏輯符號(hào)（輸出（輸出0有效）：有效）： A0A2為輸入端，譯碼狀態(tài)下，為輸入端，譯碼狀態(tài)下，其二進(jìn)制編碼其二進(jìn)制編碼07依次對(duì)應(yīng)依次對(duì)應(yīng)8個(gè)輸出，個(gè)輸出，它能將三位二進(jìn)制數(shù)的每個(gè)代碼分別譯成低電平。它能將三位二進(jìn)制數(shù)的每個(gè)代碼分別譯成低電平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0 S1、S2、S3是三個(gè)選通控制端，當(dāng)控制端是三個(gè)選通控制端，當(dāng)控制端 時(shí)，時(shí)， 譯碼器處于工作狀態(tài)；譯碼器處于工作狀態(tài)； 譯碼器禁止時(shí)，所有輸出端都輸出無效電平（高電平）。譯碼器禁止時(shí)，所有輸出端都輸出無效電平（高

26、電平）。123100S S S 74LS138 內(nèi)部電路內(nèi)部電路（1）實(shí)現(xiàn)邏輯函數(shù)）實(shí)現(xiàn)邏輯函數(shù)由于譯碼器的每個(gè)輸出端分別與一個(gè)最小項(xiàng)相由于譯碼器的每個(gè)輸出端分別與一個(gè)最小項(xiàng)相對(duì)應(yīng)，因此輔以適當(dāng)?shù)拈T電路，便可實(shí)現(xiàn)任何組對(duì)應(yīng)，因此輔以適當(dāng)?shù)拈T電路，便可實(shí)現(xiàn)任何組合邏輯函數(shù)。合邏輯函數(shù)。例例1 1： 試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)： ACBCABY5、譯碼器的應(yīng)用、譯碼器的應(yīng)用01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAYY0好像三變量的最小項(xiàng)好像三變量的最小項(xiàng)m0Y1就是三變量的最小

27、項(xiàng)就是三變量的最小項(xiàng)m1 Y7就是三變量的最小項(xiàng)就是三變量的最小項(xiàng)m73-8譯碼器輸出：譯碼器輸出：解：解： 將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非非與非形式。與非形式。ABCCABCBABCAY=m3+m5+m6+m7= 該函數(shù)有三個(gè)變量，所以選用該函數(shù)有三個(gè)變量，所以選用3線線8線譯碼器線譯碼器74LS138。 用一片用一片74LS138加一個(gè)與非門就可實(shí)現(xiàn)邏輯函加一個(gè)與非門就可實(shí)現(xiàn)邏輯函數(shù)數(shù)Y，邏輯圖如圖，邏輯圖如圖1所示。所示。7653mmmmG1G2AG2B74LS138(2)0A1A2A1G2AG2BG74LS138(1)A1A2A0+5

28、v2AA01A3A_0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8用兩片用兩片74LS138擴(kuò)展為擴(kuò)展為4線線16線譯碼器線譯碼器 （2）譯碼器的擴(kuò)展）譯碼器的擴(kuò)展 當(dāng)當(dāng)A A3 3=0=0時(shí)，時(shí)，低位片低位片74LS138(1)74LS138(1)工作，對(duì)輸工作，對(duì)輸入入A A3 3、A A2 2、A A1 1、A A0 0進(jìn)行譯碼，還原出進(jìn)行譯碼，還原出Y Y0 0Y Y7 7，而高位禁止工作；而高位禁止工作； 當(dāng)當(dāng)A A3 3=1=1時(shí)，時(shí)，高位片高位片74LS138(2)74LS138(2)工

29、作，還原工作，還原出出Y YY Y5 5，而低位片禁止工作。，而低位片禁止工作。7.2.3 顯示譯碼器顯示譯碼器 能直接驅(qū)動(dòng)數(shù)字顯示器或能同顯示器配合使用能直接驅(qū)動(dòng)數(shù)字顯示器或能同顯示器配合使用的譯碼器稱為的譯碼器稱為顯示譯碼器顯示譯碼器。常用的顯示譯碼器能驅(qū)。常用的顯示譯碼器能驅(qū)動(dòng)七段數(shù)碼管，即七段字符顯示器動(dòng)七段數(shù)碼管，即七段字符顯示器1 1七段字符顯示器七段字符顯示器七段字符顯示器（七段數(shù)碼管）是用七個(gè)發(fā)光二極管做成七段字符顯示器（七段數(shù)碼管）是用七個(gè)發(fā)光二極管做成a,b,c,d,e,f,ga,b,c,d,e,f,g七段，構(gòu)成七段發(fā)光二極管（七段，構(gòu)成七段發(fā)光二極管（LEDLED）顯示器

30、。按）顯示器。按內(nèi)部連接方式不同，七段數(shù)字顯示器分為內(nèi)部連接方式不同，七段數(shù)字顯示器分為共陰極共陰極和和共陽極共陽極兩種。兩種。（a） 管腳排列圖管腳排列圖; (b) 共陰極接線圖共陰極接線圖; (c) 共陽級(jí)接線圖共陽級(jí)接線圖abcdefbcabdegabcdgbcfgacdfgacdefgabcabcdefgabcdfg圖圖 3 七段數(shù)字顯示器發(fā)光段組合圖七段數(shù)字顯示器發(fā)光段組合圖2七段顯示譯碼器七段顯示譯碼器 七段顯示譯碼器是驅(qū)動(dòng)上述七段顯示器的專用七段顯示譯碼器是驅(qū)動(dòng)上述七段顯示器的專用譯碼器，它可以把輸入的二譯碼器，它可以把輸入的二-十進(jìn)制代碼轉(zhuǎn)換成七段十進(jìn)制代碼轉(zhuǎn)換成七段顯示器所需

31、的輸入信息，以使七段顯示器顯示正確顯示器所需的輸入信息，以使七段顯示器顯示正確的數(shù)碼。的數(shù)碼。該譯碼器的真值表該譯碼器的真值表原理：原理：如果在七段數(shù)碼管如果在七段數(shù)碼管上顯示數(shù)字上顯示數(shù)字4，則需，則需f,g,b,c為為1，其它為，其它為0。十。十進(jìn)制數(shù)字進(jìn)制數(shù)字4對(duì)應(yīng)的二進(jìn)制對(duì)應(yīng)的二進(jìn)制代碼為代碼為0100，即對(duì)譯碼器，即對(duì)譯碼器而言，當(dāng)輸入而言，當(dāng)輸入ABCD=0100時(shí)，譯碼輸時(shí)，譯碼輸出應(yīng)該是出應(yīng)該是b c f g有效。有效。適用于適用于七段共陰極顯示管的譯碼器七段共陰極顯示管的譯碼器集成電路有集成電路有7448，74LS48等；適用于等；適用于共陽極七段數(shù)碼管顯示器的譯碼器共陽極七

32、段數(shù)碼管顯示器的譯碼器有有7447，74LS47等。等。3芯片介紹芯片介紹7447的管腳排列圖的管腳排列圖（共陽極）（共陽極）A，B，C，D是譯碼器的輸入信號(hào)；是譯碼器的輸入信號(hào)；譯碼輸出譯碼輸出ag： 低電平有效（共陽）；低電平有效（共陽）；LT：試燈信號(hào)輸入，試燈信號(hào)輸入，LT=0且且BI=1時(shí)，時(shí)， ag全為低電平，七段同時(shí)亮。全為低電平，七段同時(shí)亮。RBI：滅滅0輸入信號(hào)輸入信號(hào)RBI=0（LT=1） 時(shí)，不顯示數(shù)碼時(shí)，不顯示數(shù)碼0 。目的是為了能把。目的是為了能把 不希望顯示的不希望顯示的0熄滅。熄滅。BI/RBO： (1)BI熄滅信號(hào)輸入：熄滅信號(hào)輸入：即當(dāng)其有效（低電平即當(dāng)其有效

33、（低電平) 時(shí)，時(shí)，ag全全1，使數(shù)碼管不亮。，使數(shù)碼管不亮。 (2)RBO滅滅0輸出：輸出：即當(dāng)即當(dāng)RBI=0時(shí)，時(shí)， RBO=0，表示譯碼器已將本來應(yīng)該顯示，表示譯碼器已將本來應(yīng)該顯示 的零熄滅了。的零熄滅了。7.3 7.3 三態(tài)緩沖器三態(tài)緩沖器 三態(tài)指其輸出既可以是一般二值邏輯電路，即正常的高電平（邏輯1）或低電平（邏輯0），又可以保持特有的高阻抗?fàn)顟B(tài)。高阻態(tài)相當(dāng)于隔斷狀態(tài)（電阻很大，相當(dāng)于開路），既不是高電平也不是低電平，如果高阻態(tài)再輸入下一級(jí)電路的話，對(duì)下級(jí)電路無任何影響，和沒接一樣。三態(tài)門都有一個(gè)EN控制使能端，來控制門電路的通斷。具備這三種狀態(tài)的器件就叫做三態(tài)緩沖器。當(dāng)EN有效時(shí)

34、，三態(tài)電路呈現(xiàn)正常的“0”或“1”的輸出；當(dāng)EN無效時(shí)，三態(tài)電路給出高阻態(tài)輸出。74LS244三態(tài)八緩沖器/線驅(qū)動(dòng)器/線接收器(兩組控制)74LS245是一個(gè)8位三態(tài)總線收發(fā)器，一個(gè)使能輸入端G，一個(gè)方向選擇輸入端DIR決定傳輸方向：DIR=1時(shí)，數(shù)據(jù)從A傳到B；DIR=0時(shí)，數(shù)據(jù)從B傳到A。 三態(tài)門緩沖器經(jīng)常被用作多設(shè)備共用數(shù)據(jù)總線時(shí)的連接。如果你的設(shè)備端口要掛在一個(gè)總線上，必須通過三態(tài)緩沖器。因?yàn)樵谝粋€(gè)總線上同時(shí)只能有一個(gè)端口作輸出，這時(shí)其他端口必須在高阻態(tài)，同時(shí)可以輸入這個(gè)輸出端口的數(shù)據(jù)。所以你還需要有總線控制管理，訪問到哪個(gè)端口，那個(gè)端口的三態(tài)緩沖器才可以轉(zhuǎn)入輸出狀態(tài)。這是典型的三態(tài)門

35、應(yīng)用。7.4 7.4 雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器 雙穩(wěn)觸發(fā)器是構(gòu)成記憶存貯電路的重要元器件，具有兩個(gè)穩(wěn)雙穩(wěn)觸發(fā)器是構(gòu)成記憶存貯電路的重要元器件，具有兩個(gè)穩(wěn)定的物理狀態(tài)，一個(gè)觸發(fā)器只能記憶一位二進(jìn)制數(shù)。定的物理狀態(tài)，一個(gè)觸發(fā)器只能記憶一位二進(jìn)制數(shù)。雙穩(wěn)態(tài)元件的特點(diǎn)是：雙穩(wěn)態(tài)元件的特點(diǎn)是： 有兩個(gè)互補(bǔ)的輸出端有兩個(gè)互補(bǔ)的輸出端Q和和有兩個(gè)穩(wěn)定狀態(tài)，分別表示存儲(chǔ)數(shù)碼有兩個(gè)穩(wěn)定狀態(tài)，分別表示存儲(chǔ)數(shù)碼 0 或或 1。(3)在一定的觸發(fā)信號(hào)作用下，它可從一個(gè)穩(wěn)態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)態(tài)。在一定的觸發(fā)信號(hào)作用下，它可從一個(gè)穩(wěn)態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)態(tài)。每個(gè)雙穩(wěn)態(tài)元件有兩個(gè)互反的輸出端每個(gè)雙穩(wěn)態(tài)元件有兩個(gè)互反的輸出端 Q 和和

36、 ， 分別被稱為：分別被稱為：1 態(tài)態(tài) (Q = 1， = 0) 0 態(tài)態(tài) (Q = 0， = 1)觸發(fā)器或鎖存器翻轉(zhuǎn)前的狀態(tài)稱為現(xiàn)態(tài)觸發(fā)器或鎖存器翻轉(zhuǎn)前的狀態(tài)稱為現(xiàn)態(tài) Qn (Q)， 翻轉(zhuǎn)后的狀態(tài)稱為次態(tài)翻轉(zhuǎn)后的狀態(tài)稱為次態(tài) Qn+1。QQQQ 觸發(fā)器按邏輯功能分類為：觸發(fā)器按邏輯功能分類為： RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器等。 SETCLRSETSETCLRCLR與非門構(gòu)成與非門構(gòu)成或非門構(gòu)成或非門構(gòu)成1 基本基本RS觸發(fā)器觸發(fā)器11SRSQRQnn01SRQRSQnn特征方程特征方程 與非門構(gòu)成與非門構(gòu)成: 或非門構(gòu)成或非門構(gòu)成:波形圖波形圖鐘控鐘控RS觸發(fā)器觸發(fā)器SR觸發(fā)器

37、功能表觸發(fā)器功能表輸入輸入輸出輸出Qn+1S RQ Q0 0Qn Qn保持保持0 10 1置置01 01 0置置11 11 1不穩(wěn)定不穩(wěn)定鐘控鐘控D觸發(fā)器邏輯圖、次狀態(tài)真值表、狀態(tài)圖觸發(fā)器邏輯圖、次狀態(tài)真值表、狀態(tài)圖2 鐘控鐘控D觸發(fā)器觸發(fā)器D觸發(fā)器邏輯符號(hào)與激勵(lì)表觸發(fā)器邏輯符號(hào)與激勵(lì)表JK觸發(fā)器的工作分兩步完成：在CP=1時(shí)，主觸發(fā)器接收輸入信號(hào)，而從觸發(fā)器狀態(tài)不變。在時(shí)鐘CP的下降沿，將主觸發(fā)器的狀態(tài)傳送給從觸發(fā)器，使得 并在CP=0期間保持不變，此時(shí)，主觸發(fā)器不接收數(shù)據(jù)。 nnnQKQJQ1JK觸發(fā)器特征方程觸發(fā)器特征方程: : nnnQKQJQ13 主從主從JK觸發(fā)器觸發(fā)器 4 T觸發(fā)

38、器觸發(fā)器T觸發(fā)器邏輯符號(hào)與功能表c cp pT TQ QQ QT T觸觸發(fā)發(fā)器器( (a a) )邏邏輯輯符符號(hào)號(hào)T TQn+1Qn0 00 01 11 10 00 01 11 10 00 01 11 1( (b b) )功功能能表表QTQTQTQn1( (c c) )特特征征方方程程窄脈沖產(chǎn)生器窄脈沖產(chǎn)生器邏輯電路中門的延遲引起競爭和冒險(xiǎn)。邏輯電路中門的延遲引起競爭和冒險(xiǎn)。7.5 7.5 鎖存器鎖存器鎖存器作用：鎖存數(shù)據(jù)。鎖存器對(duì)時(shí)鐘脈沖電平（持續(xù)時(shí)間）敏感，在一持續(xù)電平期間都運(yùn)作。 集成74LS373鎖存器 用于暫時(shí)存放二進(jìn)制代碼的邏輯器件稱為寄存器。寄存器按功能分為并行寄存器、串行寄存器

39、及串并行寄存器。并行寄存器沒有移位功能，通常簡稱為寄存器 Registers ；串行及串并行寄存器具有移位功能，通常稱為移位寄存器 Shift Registers 。觸發(fā)器對(duì)時(shí)鐘脈沖邊沿（上升或下降）敏感，在邊沿來臨時(shí)變化狀態(tài)；基本寄存器一般具有以下四種功能：基本寄存器一般具有以下四種功能： 清除數(shù)碼 接收數(shù)碼 寄存數(shù)碼 輸出數(shù)碼 74LS374寄存器 7.6 7.6 寄存器、移位寄存器寄存器、移位寄存器3 3、移位寄存器、移位寄存器 移位寄存器是指具有移位功能的寄存器移位寄存器是指具有移位功能的寄存器 按邏輯功能分四大類：按邏輯功能分四大類： 串行輸入串行輸出 串行輸入并行輸出 并行輸入串行

40、輸出 并行輸入并行輸出按移位方式分類：按移位方式分類： 單向移位、雙向移位、循環(huán)移位及扭環(huán)移位等 QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRD移移 位位 時(shí)時(shí) 鐘鐘 C CP P串串 行行 輸輸 入入 D Di iQ Q0 0Q Q1 1Q Q2 2Q Q3 3D Do o串串 行行 輸輸 出出并并 行行 輸輸 出出D D0 0D D1 1D D2 2D D3 3QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRD移位時(shí)鐘CP移位時(shí)鐘CP串行輸入D串行輸入Di iQ Q0 0Q Q1 1Q Q2 2Q Q3 3D Do o串行輸出串行輸出并 行

41、輸 出并 行 輸 出D D0 0D D1 1D D2 2D D3 3 設(shè)在設(shè)在CPCP的的4 4個(gè)周期內(nèi)串行輸入端輸入的代碼為個(gè)周期內(nèi)串行輸入端輸入的代碼為10101010，寄，寄存器的初始狀態(tài)為存器的初始狀態(tài)為Q Q0 0Q Q1 1Q Q2 2Q Q3 3=0000=0000，那么在移位時(shí)鐘信號(hào)，那么在移位時(shí)鐘信號(hào)CPCP的作用下，在以后的作用下，在以后4 4個(gè)周期內(nèi)存儲(chǔ)器的狀態(tài)如表所示。個(gè)周期內(nèi)存儲(chǔ)器的狀態(tài)如表所示。 串入并出移位寄存器串入并出移位寄存器010114001003000112000001000000Q3Q2Q1Q0串行輸入串行輸入DCP的順序的順序4個(gè)周期內(nèi)存儲(chǔ)器的狀態(tài)表個(gè)

42、周期內(nèi)存儲(chǔ)器的狀態(tài)表集成集成4 4位雙向移位寄存器位雙向移位寄存器74LS194A74LS194A 74LS194是集成的是集成的4位雙向移位寄存器。位雙向移位寄存器。 具有左移、右移、并行置數(shù)、保持、清具有左移、右移、并行置數(shù)、保持、清“0”等多種功等多種功能。能。12345678910111213141516CRSSDDDDGNDVCCQQQQ0123CPSS01LR_012374LS194引腳名稱功能輸入信號(hào)CR清除S0,S1模式選擇CP時(shí)鐘脈沖SL 左移串行輸入SR右移串行輸入D0,D1,D2,D3預(yù)置初始值輸出信號(hào)Q0,Q1,Q2,Q3并行輸出74194引腳定義集成集成4位雙向移位寄

43、存器位雙向移位寄存器74LS194A 74LS194的功能表 輸入輸出功能說名CR模式CP串行并行 Q0 Q1 Q2 Q3S1 S0SL SRD0 D1 D2 D3LX XXX XX X X XL L L L清零HX XLX XX X X X Q0 Q1 Q2 Q3保持HH HX Xa b c da b c d置位HL HX HX X X X H Q0 Q1 Q2右移HX LX X X X L Q0 Q1 Q2HH LH XX X X XQ1 Q2 Q3 H左移HL XX X X XQ1 Q2 Q3 LHL LXX XX X X X Q0 Q1 Q2 Q3保持集成集成4位雙向移位寄存器位雙向移

44、位寄存器74LS194AQQSETCLRSRQQSETCLRSRQQSETCLRSRQQSETCLRSRR RD DCPCPS S0 0S S1 1D DIRIRD D0 0D D1 1D D2 2D D3 3D DILILQ Q0 0Q Q1 1Q Q2 2Q Q3 3RSRS0 0RSRS1 1RSRS2 2RSRS3 3并 行 輸 出并 行 輸 出并 行 輸 入并 行 輸 入右移串行輸入右移串行輸入左移串行輸入左移串行輸入由兩片由兩片74LS19474LS194連接成的連接成的8 8位雙向移位寄存器位雙向移位寄存器 把多個(gè)74LS194連接在一起，還可以實(shí)現(xiàn)多位雙向移位寄存器 7.7 7

45、.7 計(jì)數(shù)器計(jì)數(shù)器 計(jì)數(shù)器的狀態(tài)個(gè)數(shù)稱為計(jì)數(shù)器的模。如圖計(jì)數(shù)器的狀態(tài)個(gè)數(shù)稱為計(jì)數(shù)器的模。如圖所示的為模所示的為模 m 的計(jì)數(shù)器。的計(jì)數(shù)器。S4S5SmS3S2S1計(jì)數(shù)器狀態(tài)圖的一般結(jié)構(gòu)計(jì)數(shù)器狀態(tài)圖的一般結(jié)構(gòu)計(jì)數(shù)器的分類：計(jì)數(shù)器的分類： 按功能：加法計(jì)數(shù)器，減法計(jì)數(shù)器，可逆計(jì)數(shù)器按功能：加法計(jì)數(shù)器，減法計(jì)數(shù)器，可逆計(jì)數(shù)器 按進(jìn)位方式：按進(jìn)位方式： 串行計(jì)數(shù)器（異步計(jì)數(shù)器）串行計(jì)數(shù)器（異步計(jì)數(shù)器）Ripple counters 并行計(jì)數(shù)器（同步計(jì)數(shù)器）并行計(jì)數(shù)器（同步計(jì)數(shù)器）Synchronous counters 按進(jìn)位基數(shù)：二進(jìn)制計(jì)數(shù)器按進(jìn)位基數(shù)：二進(jìn)制計(jì)數(shù)器 Binary-counters

46、十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器 decimal-counters 任意進(jìn)制計(jì)數(shù)器任意進(jìn)制計(jì)數(shù)器 n 個(gè)觸發(fā)器可以構(gòu)成模個(gè)觸發(fā)器可以構(gòu)成模 m 的計(jì)數(shù)器，的計(jì)數(shù)器， 其中：其中：m 2n。同步計(jì)數(shù)器同步計(jì)數(shù)器同步計(jì)數(shù)器電路中，所有觸發(fā)器的時(shí)鐘都與同一個(gè)時(shí)同步計(jì)數(shù)器電路中，所有觸發(fā)器的時(shí)鐘都與同一個(gè)時(shí)鐘脈沖源連在一起，每個(gè)觸發(fā)器的狀態(tài)變化都與時(shí)鐘脈沖源連在一起，每個(gè)觸發(fā)器的狀態(tài)變化都與時(shí)鐘脈沖同步，又稱鐘脈沖同步，又稱并行寄存器并行寄存器可以由可以由計(jì)數(shù)方式的觸發(fā)器計(jì)數(shù)方式的觸發(fā)器構(gòu)成或者構(gòu)成或者移位寄存器移位寄存器構(gòu)成。構(gòu)成。1. 用計(jì)數(shù)方式構(gòu)成的同步二進(jìn)制計(jì)數(shù)器用計(jì)數(shù)方式構(gòu)成的同步二進(jìn)制計(jì)數(shù)器 ：可

47、用可用JK觸發(fā)器構(gòu)成。觸發(fā)器構(gòu)成。JK觸發(fā)器的觸發(fā)器的J、K端都加上高電平，它就按端都加上高電平，它就按交替方式交替方式或或計(jì)數(shù)方式工作。計(jì)數(shù)方式工作。計(jì)數(shù)器的摸是計(jì)數(shù)器的摸是M=23=81、同步二進(jìn)制計(jì)數(shù)器、同步二進(jìn)制計(jì)數(shù)器 按二進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路稱為二進(jìn)制計(jì)數(shù)器。按二進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路稱為二進(jìn)制計(jì)數(shù)器。 （1 1）分析下圖）分析下圖0010008(0)11111170011004111011300101020110011001000初始化初始化J2=k2J1=K1J0=K0FF2(Q2)FF1(Q1)FF0(Q0)各觸發(fā)器控制端狀態(tài)各觸發(fā)器控制端狀態(tài)計(jì)數(shù)器狀態(tài)計(jì)數(shù)器狀態(tài)

48、計(jì)數(shù)計(jì)數(shù)從下圖中我們可以看出計(jì)數(shù)器還有分頻功能從下圖中我們可以看出計(jì)數(shù)器還有分頻功能集成二進(jìn)制計(jì)數(shù)器集成二進(jìn)制計(jì)數(shù)器74193可預(yù)置的同步4位二進(jìn)制加/減計(jì)數(shù)器引腳名稱功能輸入信號(hào)CLR清除LOAD預(yù)置控制D,C,B,A預(yù)置初始值UP加法計(jì)數(shù)脈沖DOWN減法計(jì)數(shù)脈沖輸出信號(hào)CO進(jìn)位輸出BO借位輸出QD,QC,QB,QA計(jì)數(shù)值輸出集成二進(jìn)制計(jì)數(shù)器集成二進(jìn)制計(jì)數(shù)器7419374193引腳定義74193結(jié)構(gòu)圖輸入輸出CLRLOADUPDOWND C B AQD QC QB QA1XXXX X X X0 0 0 000XXd c b ad c b a011X X X X加法計(jì)數(shù)011X X X X減發(fā)

49、計(jì)數(shù)UPDOWNQD QC QB QACOBO11 1 1 1110 0 0 0174193功能表74193進(jìn)位、借位功能表集成二進(jìn)制計(jì)數(shù)器集成二進(jìn)制計(jì)數(shù)器74193集成二進(jìn)制計(jì)數(shù)器集成二進(jìn)制計(jì)數(shù)器74193復(fù)位法模10加法計(jì)數(shù)器置位法模10減法計(jì)數(shù)器異步計(jì)數(shù)器異步計(jì)數(shù)器（又稱串行計(jì)數(shù)器）：各觸發(fā)器的時(shí)鐘不是（又稱串行計(jì)數(shù)器）：各觸發(fā)器的時(shí)鐘不是來自同一個(gè)時(shí)鐘源。狀態(tài)變化時(shí)，有的觸發(fā)器與時(shí)鐘同來自同一個(gè)時(shí)鐘源。狀態(tài)變化時(shí)，有的觸發(fā)器與時(shí)鐘同步，有的則滯后一些時(shí)間。異步計(jì)數(shù)器按串行方式工作，步，有的則滯后一些時(shí)間。異步計(jì)數(shù)器按串行方式工作，觸發(fā)器的狀態(tài)變化有點(diǎn)象多米諾骨牌觸發(fā)器的狀態(tài)變化有點(diǎn)象多

50、米諾骨牌 異步計(jì)數(shù)器和同步計(jì)數(shù)器的區(qū)別是什么？異步計(jì)數(shù)器和同步計(jì)數(shù)器的區(qū)別是什么？異步二進(jìn)制計(jì)數(shù)器的模異步二進(jìn)制計(jì)數(shù)器的模M=2K異步計(jì)數(shù)器異步計(jì)數(shù)器異步十進(jìn)制計(jì)數(shù)器異步十進(jìn)制計(jì)數(shù)器位異步二進(jìn)制計(jì)數(shù)器可以構(gòu)成位異步二進(jìn)制計(jì)數(shù)器可以構(gòu)成BCD碼十進(jìn)制異步計(jì)數(shù)器碼十進(jìn)制異步計(jì)數(shù)器 本章小結(jié)本章小結(jié) 時(shí)序邏輯電路與組合邏輯電路比較 時(shí)序邏輯電路的特征 時(shí)序邏輯電路中使用的記憶元件是雙穩(wěn)態(tài)觸發(fā)器 描述時(shí)序邏輯電路功能的三個(gè)重要方程 最常見的時(shí)序邏輯電路構(gòu)件 中規(guī)模集成計(jì)數(shù)器 7.8.1 7.8.1 設(shè)計(jì)目的設(shè)計(jì)目的 1. 掌握數(shù)字電子鐘的設(shè)計(jì)方法掌握數(shù)字電子鐘的設(shè)計(jì)方法 2. 掌握常用數(shù)字集成電路的功

51、能和使用掌握常用數(shù)字集成電路的功能和使用 3. 鞏固數(shù)字電路理論知識(shí)，掌握邏輯電路和鞏固數(shù)字電路理論知識(shí)，掌握邏輯電路和真值表的畫法真值表的畫法7.8.2 7.8.2 設(shè)計(jì)原理設(shè)計(jì)原理功能：功能： 通過數(shù)碼管顯示時(shí)、分、秒，通過數(shù)碼管顯示時(shí)、分、秒，24小時(shí)進(jìn)制。小時(shí)進(jìn)制。設(shè)計(jì)要求：設(shè)計(jì)要求： 1. 設(shè)計(jì)電路設(shè)計(jì)電路 2. 電路仿真與調(diào)試電路仿真與調(diào)試 3. 編寫設(shè)計(jì)報(bào)告，寫出設(shè)計(jì)與制作的全過程，編寫設(shè)計(jì)報(bào)告，寫出設(shè)計(jì)與制作的全過程，總結(jié)體會(huì)總結(jié)體會(huì)7.8.3 數(shù)字鐘功能框圖時(shí)鐘脈沖生成電路時(shí)鐘脈沖生成電路（1）時(shí)鐘脈沖生成模塊）時(shí)鐘脈沖生成模塊 可以采用由集成電路定時(shí)器可以采用由集成電路定時(shí)

52、器555與與RC組成的多諧組成的多諧振蕩器。振蕩器。 也可以采用函數(shù)信號(hào)發(fā)生器生成秒脈沖信號(hào)。也可以采用函數(shù)信號(hào)發(fā)生器生成秒脈沖信號(hào)。( 2 ) 計(jì)數(shù)器模塊、進(jìn)位控制模塊計(jì)數(shù)器模塊、進(jìn)位控制模塊 十進(jìn)制計(jì)數(shù)器，用二進(jìn)制計(jì)數(shù)器直接連接數(shù)碼管，十進(jìn)制計(jì)數(shù)器，用二進(jìn)制計(jì)數(shù)器直接連接數(shù)碼管，通過復(fù)位法實(shí)現(xiàn)十進(jìn)制。時(shí)、分、秒分別為通過復(fù)位法實(shí)現(xiàn)十進(jìn)制。時(shí)、分、秒分別為24、 60、60進(jìn)制，秒、分顯示進(jìn)制，秒、分顯示0059，時(shí)顯示為，時(shí)顯示為0023，用，用低位清零脈沖作為高位計(jì)數(shù)脈沖低位清零脈沖作為高位計(jì)數(shù)脈沖時(shí)鐘計(jì)數(shù)及進(jìn)位電路時(shí)鐘計(jì)數(shù)及進(jìn)位電路(3) 狀態(tài)切換電路狀態(tài)切換電路(4) 校準(zhǔn)電路校準(zhǔn)電

53、路 當(dāng)數(shù)字鐘走時(shí)出現(xiàn)誤差時(shí)，需要校正時(shí)間。校時(shí)電當(dāng)數(shù)字鐘走時(shí)出現(xiàn)誤差時(shí)，需要校正時(shí)間。校時(shí)電路可實(shí)現(xiàn)對(duì)路可實(shí)現(xiàn)對(duì)“時(shí)時(shí)”“”“分分”“”“秒秒”的校準(zhǔn)。校準(zhǔn)設(shè)置開關(guān)的校準(zhǔn)。校準(zhǔn)設(shè)置開關(guān)SET在低電平時(shí)，通過位置開關(guān)切換時(shí)、分、秒校準(zhǔn)，在低電平時(shí)，通過位置開關(guān)切換時(shí)、分、秒校準(zhǔn)，通過校準(zhǔn)按鍵進(jìn)行單獨(dú)循環(huán)計(jì)數(shù)。通過校準(zhǔn)按鍵進(jìn)行單獨(dú)循環(huán)計(jì)數(shù)。秒個(gè)位時(shí)鐘調(diào)整設(shè)置電路秒個(gè)位時(shí)鐘調(diào)整設(shè)置電路（1）74LS193 計(jì)數(shù)器計(jì)數(shù)器 （2）74LS00 2輸入與非門輸入與非門（3）74LS02 2輸入或非門輸入或非門（4）74LS04 非門非門（5）74LS08 2輸入與門輸入與門（6）74LS32 2輸入或門輸

54、入或門（7）74LS74 D觸發(fā)器觸發(fā)器（8）74LS138 譯碼器譯碼器（9）555集成芯片集成芯片（10）共陰）共陰BCD數(shù)碼管數(shù)碼管（11）電阻、電容、按鍵等（若干）電阻、電容、按鍵等（若干）7.8.4 7.8.4 用到的主要元件用到的主要元件7.9 交通燈控制邏輯電路設(shè)計(jì)7.9.1 7.9.1 設(shè)計(jì)目的設(shè)計(jì)目的 1. 掌握數(shù)字?jǐn)?shù)字狀態(tài)機(jī)的設(shè)計(jì)方法掌握數(shù)字?jǐn)?shù)字狀態(tài)機(jī)的設(shè)計(jì)方法 2. 掌握邏輯電路中競爭和冒險(xiǎn)原則，電掌握邏輯電路中競爭和冒險(xiǎn)原則，電路中電平觸發(fā)和時(shí)鐘沿觸發(fā)的不同。路中電平觸發(fā)和時(shí)鐘沿觸發(fā)的不同。 3. 鞏固數(shù)字電路理論知識(shí)，掌握邏輯電鞏固數(shù)字電路理論知識(shí)，掌握邏輯電路和真值表的畫法路和真值表的畫法7.9.2 7.9.2 設(shè)計(jì)原理設(shè)計(jì)原理功能：功能： 實(shí)現(xiàn)功能如下：一個(gè)具有主、支路的路口。主實(shí)現(xiàn)功能如下：一個(gè)具有主、支路的路口。主路通行時(shí)間路通行時(shí)間20秒、支路通行時(shí)間秒、支路通行時(shí)間15秒、黃燈各為秒、黃燈各為5秒。秒。設(shè)計(jì)要求：設(shè)計(jì)要求： 1. 設(shè)計(jì)電路設(shè)計(jì)電路 2. 電路仿真與調(diào)試電路仿真與調(diào)試 3.