四路智力競(jìng)賽搶答器設(shè)計(jì)

1、-信息技術(shù)職業(yè)學(xué)院畢業(yè)設(shè)計(jì)題目四路智力競(jìng)賽搶答器設(shè)計(jì)選題性質(zhì)：þ設(shè)計(jì)報(bào)告其他 院 系電子工程學(xué)院專(zhuān) 業(yè)電子信息工程技術(shù) 班 級(jí)10 級(jí) 2 班 學(xué) 號(hào)1025090234 學(xué)生 王 楷 指導(dǎo)教師王 芳 莉教務(wù)處制2021年 9 月 1 日 2021 屆 電子工程 學(xué)院畢業(yè)設(shè)計(jì)選題審批單年級(jí)10專(zhuān)業(yè)電子 班級(jí)2班學(xué)生王 楷學(xué) 號(hào)1025090234選題四路智力搶答器設(shè)計(jì)選題性質(zhì)設(shè)計(jì)報(bào)告其他選題論證：指導(dǎo)教師初審意見(jiàn)：簽 名：年 月 日畢業(yè)設(shè)計(jì)工作領(lǐng)導(dǎo)小組審批意見(jiàn)：簽 名：年 月 日 2021 屆 電子工程 學(xué)院畢業(yè)設(shè)計(jì)開(kāi)題報(bào)告及進(jìn)度要求年級(jí)班級(jí)學(xué)生學(xué) 號(hào)指導(dǎo)教師選題性質(zhì)設(shè)計(jì)報(bào)告其他選題

2、選題的目的和意義：選題研究的主要容和技術(shù)方案：畢業(yè)設(shè)計(jì)工作時(shí)間2021年 9月 1日 至 2021年 10月 20 日畢業(yè)設(shè)計(jì)工作日程安排時(shí)間段工作容9月1日-9月8日選題、開(kāi)題、制定任務(wù)、開(kāi)題10月20日完成畢業(yè)設(shè)計(jì)指導(dǎo)教師意見(jiàn)：成果要求：簽字： 年 月 日. z-目 錄目錄I摘要II緒論1第1章方案與論證21.1 設(shè)計(jì)要求21.2 方案論證2第2章單元電路設(shè)計(jì)42.1搶答器按鍵保持與封鎖電路42.2 選手顯示電路62.2.1 74LS148優(yōu)先編碼器62.2.2 74LS248七段譯碼器82.3 脈沖發(fā)生器電路102.3.1 555定時(shí)器102.4 8421BCD碼遞減計(jì)數(shù)器電路122.4

3、.1 十進(jìn)制可逆計(jì)數(shù)器74LS192122.5 搶答及限時(shí)鳴響電路142.5.1 74LS04非門(mén)142.5.2 74LS02與非門(mén)15總結(jié)17參考文獻(xiàn)18附錄總電路圖19附錄元器件清單20摘要本文設(shè)計(jì)可供四人搶答的搶答器電路并對(duì)其進(jìn)展仿真。首先本文提出了一種控制以及計(jì)時(shí)電路的方案，并對(duì)其進(jìn)展了論證。設(shè)計(jì)方案先利用D觸發(fā)器及優(yōu)先編碼器74LS148N組成的搶答電路實(shí)施搶答電路的運(yùn)行，然后利用555集成電路構(gòu)成秒脈沖發(fā)生器；然后用其產(chǎn)生的矩形波觸發(fā)倒計(jì)時(shí)計(jì)數(shù)器；運(yùn)用輸出的進(jìn)位電壓控制計(jì)時(shí)器的停頓，并發(fā)生警報(bào)。然后用Multisim9對(duì)電路進(jìn)展仿真和整體的性能指標(biāo)測(cè)試。經(jīng)過(guò)測(cè)驗(yàn)，得到了比較符合要求

4、的仿真結(jié)果。關(guān)鍵字：D觸發(fā)器、優(yōu)先編碼器74LS148、七段顯示譯碼器74LS48、555集成電路. z-緒 論關(guān)于這次設(shè)計(jì)的用于多人競(jìng)賽搶答的器件，在現(xiàn)實(shí)生活中很常見(jiàn)，尤其是在隨著各種智益電視節(jié)目的不斷開(kāi)展，越來(lái)越多的競(jìng)賽搶答器被用在了其中，這種搶答器的好處是不僅能夠鍛煉參賽選手的反響能力，而且能增加節(jié)目現(xiàn)場(chǎng)的緊、活潑氣氛，讓觀眾看得更有情趣?？梢?jiàn)搶答器在現(xiàn)實(shí)生活中確實(shí)很實(shí)用，運(yùn)用前景非常廣泛。在知識(shí)競(jìng)賽中，特別是做搶答題時(shí)，在搶答過(guò)程中，為了知道哪一組或哪一位選手先答題，必須要有一個(gè)系統(tǒng)來(lái)完成這個(gè)任務(wù)。如果在搶答中，只靠人的視覺(jué)是很難判斷出哪組先答題。這次設(shè)計(jì)就是用幾個(gè)觸發(fā)器以及三極管巧妙

5、的設(shè)計(jì)搶答器，使以上問(wèn)題得以解決，即使兩組的搶答時(shí)間相差幾微秒，也可分辨出哪組優(yōu)先答題。本文主要介紹了搶答器的工作原理及設(shè)計(jì)，以及它的實(shí)際用途。. z-第1章 方案與論證1.1 設(shè)計(jì)要求1設(shè)置一個(gè)系統(tǒng)去除和搶答控制開(kāi)關(guān)S，該開(kāi)關(guān)由主持人控制；2搶答器具有鎖存與顯示功能；3搶答器具有定時(shí)搶答功能，定時(shí)時(shí)間為60秒，當(dāng)主持人啟動(dòng)"開(kāi)場(chǎng)"鍵后，定時(shí)器進(jìn)展減計(jì)時(shí)；4如果定時(shí)時(shí)間已到，無(wú)人搶答，本次搶答無(wú)效，系統(tǒng)報(bào)警并制止搶答，定時(shí)顯示器上顯示00。1.2 方案論證方案一：用CD4511 、CD4068各一個(gè)電阻，開(kāi)關(guān)，三級(jí)管和二級(jí)管假設(shè)干及七段顯示器構(gòu)成搶答電路。本電路的控制方法是

6、利用開(kāi)關(guān)進(jìn)展輸入編碼當(dāng)按鍵第一次就接下時(shí)，輸出由1111110變?yōu)樗酉碌逆I值的BCD編碼經(jīng)4068 8輸入與門(mén)和一個(gè)三級(jí)管控制后輸出CD4511第五腳使其從底電平變?yōu)楦唠娖?，從而鎖住CD4511，實(shí)現(xiàn)搶答功能。計(jì)數(shù)器利用兩個(gè)CD40110和CD4011組合成60秒的加法計(jì)數(shù)器。此電路原理簡(jiǎn)單，制作方便，但顯示不為倒計(jì)時(shí)，觀看比較不方便。方案二：搶答電路由四個(gè)D觸發(fā)器74LS74N，或非門(mén)4002BT，開(kāi)關(guān)假設(shè)干，優(yōu)先編碼器74LS148及七段顯示器等組成。本電路的控制方法是利用開(kāi)關(guān)進(jìn)展上下電位的輸入，當(dāng)四個(gè)開(kāi)關(guān)有一個(gè)有優(yōu)先按下時(shí)，D觸發(fā)器的輸出端輸出的高電位通過(guò)或非門(mén)進(jìn)入其他D觸發(fā)器的異步復(fù)

7、位端從而使其他選手的輸入信號(hào)鎖存成無(wú)效。倒計(jì)時(shí)電路由74LS192, 七段顯示器，及555定時(shí)電路組成。此電路的設(shè)計(jì)雖然較復(fù)雜，但是能很好實(shí)現(xiàn)所要求的功能。通過(guò)比較二個(gè)方案的特點(diǎn)，本電路采用方案二！智力競(jìng)賽搶答器的設(shè)計(jì)方框圖如圖1.1所示。包括搶答器電路，秒脈沖發(fā)生器電路、計(jì)數(shù)器電路、譯碼與顯示電路、報(bào)警電路和外部控制電路輔助時(shí)序控制電路等六個(gè)局部組成。計(jì)時(shí)電路遞減計(jì)時(shí)，每隔1秒鐘，計(jì)時(shí)器減1。其中搶答器，計(jì)數(shù)器和控制電路是系統(tǒng)的主要局部。搶答器電路完成搶答功能，計(jì)數(shù)器完成60秒計(jì)時(shí)功能，而控制電路完成計(jì)數(shù)器的直接清零、啟動(dòng)計(jì)數(shù)器、暫停/連續(xù)計(jì)數(shù)、譯碼顯示電路的顯示功能。當(dāng)計(jì)時(shí)器遞減計(jì)時(shí)到零既

8、定時(shí)時(shí)間到時(shí)，顯示器上顯示00，同時(shí)警報(bào)燈點(diǎn)亮。搶答電路顯示電路倒計(jì)時(shí)電路CP報(bào)警電路 總控制電路顯示電路發(fā)光二極管圖1.2.1智力競(jìng)賽搶答器電路原理框圖設(shè)計(jì)思路：利用D觸發(fā)器上的置位或復(fù)位實(shí)現(xiàn)搶答電路的信號(hào)的優(yōu)先輸入，通過(guò)優(yōu)先編碼器和顯示譯碼器把優(yōu)先搶答的選手顯示出來(lái)；由定時(shí)器發(fā)出的秒脈沖信號(hào)經(jīng)過(guò)遞減計(jì)數(shù)器，譯碼器，再由數(shù)碼管顯示出來(lái)，中間包括控制電路。第2章 單元電路設(shè)計(jì)2.1搶答器按鍵保持與封鎖電路 74LS74D觸發(fā)器74ls74雙上升沿D觸發(fā)器有預(yù)置、去除端，1CP、2CP 時(shí)鐘輸入端，1D、2D 數(shù)據(jù)輸入端，1Q、2Q、1、2輸出端，CLR1、CLR2 直接復(fù)位端低電平有效，PR1

9、、PR2 直接置位端低電平有效。負(fù)跳沿觸發(fā)的主從觸發(fā)器工作時(shí)，必須在正跳沿前參加輸入信號(hào)。如果在CP 高電平期間輸入端出現(xiàn)干擾信號(hào)，則就有可能使觸發(fā)器的狀態(tài)出錯(cuò)。而邊沿觸發(fā)器允許在CP 觸發(fā)沿來(lái)到前一瞬間參加輸入信號(hào)。這樣，輸入端受干擾的時(shí)間大大縮短，受干擾的可能性就降低了。邊沿D觸發(fā)器也稱(chēng)為維持-阻塞邊沿D觸發(fā)器。工作原理:SD 和RD 接至根本RS 觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。當(dāng)SD=0且RD=1時(shí),不管輸入端D為何種狀態(tài)，都會(huì)使Q=1，Q=0，即觸發(fā)器置1；當(dāng)SD=1且RD=0時(shí)，觸發(fā)器的狀態(tài)為0,SD和RD通常又稱(chēng)為直接置1和置0端。我們?cè)O(shè)它們均已參加了高電平，

10、不影響電路的工作。工作過(guò)程如下:(1)CP=0時(shí)，與非門(mén)G3和G4封鎖，其輸出Q3=Q4=1，觸發(fā)器的狀態(tài)不變。同時(shí)，由于Q3至Q5和Q4至Q6的反響信號(hào)將這兩個(gè)門(mén)翻開(kāi)，因此可接收輸入信號(hào)D，Q5=D，Q6=Q5=D。(2)當(dāng)CP由0變1時(shí)觸發(fā)器翻轉(zhuǎn)。這時(shí)G3和G4翻開(kāi)，它們的輸入Q3和Q4的狀態(tài)由G5和G6的輸出狀態(tài)決定。Q3=Q5=D，Q4=Q6=D。由根本RS觸發(fā)器的邏輯功能可知，Q=D。(3)觸發(fā)器翻轉(zhuǎn)后，在CP=1時(shí)輸入信號(hào)被封鎖。這是因?yàn)镚3和G4翻開(kāi)后，它們的輸出Q3和Q4的狀態(tài)是互補(bǔ)的,即必定有一個(gè)是0，假設(shè)Q3為0，則經(jīng)G3輸出至G5輸入的反響線將G5封鎖，即封鎖了D通往根本

11、RS 觸發(fā)器的路徑；該反響線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用,故該反響線稱(chēng)為置0維持線,置1阻塞線。Q4為0時(shí)，將G3和G6封鎖，D端通往根本RS觸發(fā)器的路徑也被封鎖。Q4輸出端至G6反響線起到使觸發(fā)器維持在1狀態(tài)的作用，稱(chēng)作置1維持線；Q4輸出至G3輸入的反響線起到阻止觸發(fā)器置0的作用,稱(chēng)為置0阻塞線。因此，該觸發(fā)器常稱(chēng)為維持-阻塞觸發(fā)器?？傊?，該觸發(fā)器是在CP正跳沿前承受輸入信號(hào)，正跳沿時(shí)觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖,三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱(chēng)。與主從觸發(fā)器相比,同工藝的邊沿觸發(fā)器有更強(qiáng)的抗干擾能力和更高的工作速度。圖2.1.1 74LS74邏輯圖

12、表2.1.1 74LS74功能表:輸 入輸 出PRCLRCLKDQ01××1010××0100××H*H*1111011001110×Q00圖2.1.2按鍵保持與封鎖電路該電路可以完成兩個(gè)功能：一是能夠分辨出選手按鍵的先后順序，并且能夠鎖存優(yōu)先搶答選手的，同時(shí)譯碼顯示電路顯示編號(hào)；二是后面的選手按鍵操作將無(wú)效。工作過(guò)程：開(kāi)關(guān)J6開(kāi)啟時(shí)，則輸入為高電位“1，經(jīng)過(guò)四個(gè)或非門(mén)后變成低電位“0。則四個(gè)D觸發(fā)器的異步復(fù)位端將觸發(fā)器置“0，搶答電路處于系統(tǒng)清零狀態(tài)；當(dāng)J6閉合時(shí)，搶答電路處于工作狀態(tài)。當(dāng)搶答開(kāi)場(chǎng)，假設(shè)J1先按鍵，則Q1端

13、輸出高電位“1通過(guò)或非門(mén)變成低電位“0，將其他D觸發(fā)器置0，則搶答信號(hào)輸出為“1110J4J3J2J1，然后通過(guò)輸出選手顯示電路顯示對(duì)應(yīng)。2.2 選手顯示電路優(yōu)先編碼器74LS148 為 8 線3 線優(yōu)先編碼器，共有54/74148和54/74LS148兩種線路構(gòu)造型式，將8條數(shù)據(jù)線07進(jìn)展3線(4-2-1)二進(jìn)制八進(jìn)制優(yōu)先編碼，即對(duì)最高位數(shù)據(jù)線進(jìn)展譯碼。利用選通端EI和輸出選通端EO可進(jìn)展八進(jìn)制擴(kuò)展。管腳07 編碼輸入端(低電平有效)，EI 選通輸入端(低電平有效)，A0、A1、A2 三位二進(jìn)制編碼輸出信號(hào)即編碼 輸 出 端(低電平有效)，GS 片優(yōu)先編碼輸出端即寬展端(低電平有效)，EO

14、選通輸出端，即使能輸出端。圖2.2.1 74LS148邏輯圖在實(shí)際工作中，同時(shí)有多個(gè)輸入被編碼時(shí)，必須根據(jù)輕重緩急，規(guī)定好這些控制對(duì)象允許操作的先后次序，即優(yōu)先識(shí)別。識(shí)別信號(hào)的優(yōu)先級(jí)并進(jìn)展編碼的邏輯部件稱(chēng)為優(yōu)先編碼器。編碼器74LS148的作用是將輸入I0I78個(gè)狀態(tài)分別編成二進(jìn)制碼輸出，它的功能表見(jiàn)表6-2，它的邏輯圖見(jiàn)圖6-2。它有8個(gè)輸入端，3個(gè)二進(jìn)制碼輸出端，輸入使能端EI，輸出使能端EO和優(yōu)先編碼工作狀態(tài)標(biāo)志GS。優(yōu)先級(jí)分別從I7至I0遞減。表2.2.1 74LS148功能表：輸 入輸 出E101234567A2A1A0GSE01××××

15、15;×××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101其中：1為高電平

16、，0為低電平，×不定2.2.2 74LS248七段譯碼器74LS248 是由與非門(mén)、輸入緩沖器和 7 個(gè)與或非門(mén)組成的 BCD-7 段譯碼器/驅(qū)動(dòng)器。輸出是高電平有效。7 個(gè)與非門(mén)和一個(gè)驅(qū)動(dòng)器成對(duì)連接，以產(chǎn)生可用的BCD 數(shù)據(jù)及其補(bǔ)碼至 7 個(gè)與或非譯碼門(mén)。74ls248管腳及功能：1) A、B、C、D是BCD碼的輸入端。2) a,b,c,d,e,f,g是輸出端。3) 試燈輸入端/LT： 低電平有效。當(dāng)/LT0時(shí)，數(shù)碼管的七段應(yīng)全亮，與輸入的譯碼信號(hào)無(wú)關(guān)。因此，/LT=0可用來(lái)檢查74LS248和顯示器的好壞。4) 動(dòng)態(tài)滅零輸入端/RBI： 在LT=1的前提下，當(dāng)/RBI=0且輸入D

17、CBA=0000時(shí)，譯碼器各段輸出均為低電平，顯示器各段全滅，而當(dāng)輸入數(shù)據(jù)為非零數(shù)碼時(shí)，譯碼器和顯示器正常譯碼和顯示。利用此功能可以實(shí)現(xiàn)對(duì)無(wú)意義位的零進(jìn)展消隱。5) 滅燈輸入/動(dòng)態(tài)滅零輸出端/RBO： 這是一個(gè)特殊的端鈕，有時(shí)用作輸入，有時(shí)用作輸出。當(dāng)/RBO作為輸入使用，且/RBO0時(shí)，數(shù)碼管七段全滅，與譯碼輸入無(wú)關(guān)。當(dāng)/RBO作為輸出使用時(shí)，受控于/LT和/RBI;當(dāng)/LT1且/RBO0時(shí)，/RBO0；其它情況下/RBO1。本端鈕主要用于顯示多位數(shù)字時(shí)，多個(gè)譯碼器之間的連接。本設(shè)計(jì)將/RBI、/LT、/RBO都置高電平。圖2.2.2 74LS248引腳圖表2.2.2 74LS248功能表十

18、進(jìn)數(shù)或功能輸入BI/RBO輸出LT RBI D C B Aa b c d e f g0123H H L L L LH × L L L HH × L L H LH × L L H HHHHHH H H H H H LL H H L L L LH H L H H L HH H H H L L H4567H × L H L LH × L H L HH × L H H LH × L H H HHHHHL H H L L H HH L H H L H HL L H H H H HH H H L L L L891011H ×

19、H L L LH × H L L HH × H L H LH × H L H HHHHHH H H H H H HH H H L L H HL L L H H L HL L H H L L H12131415H × H H L LH × H H L HH × H H H LH × H H H HHHHHL H L L L H HH L L H L H HL L L H H H HL L L L L L LBIRBILT××××××H L L L L LL ×

20、;××××LLHL L L L L L LL L L L L L LH H H H H H H圖2.2.3選手顯示電路此局部電路主要實(shí)現(xiàn)搶答選手編號(hào)的顯示。例如：當(dāng)?shù)谌贿x手率先按下?lián)尨鹌鲿r(shí)，LED顯示“3。電路圖上顯示的是“1，說(shuō)明第一位選手先按下?lián)尨鹌?。該電路由?yōu)先編碼器74LS148N和七段譯碼器/驅(qū)動(dòng)74ls248N組成。中選手按下?lián)尨鹌靼粹o時(shí)，搶答信號(hào)輸入端輸入低電平信號(hào)，在74LS148N作用下，輸出端A1、A2、A3相應(yīng)的輸出上下電平，產(chǎn)生對(duì)74LS248N的控制信號(hào)，并由此來(lái)控制LED的顯示信號(hào)。注意，選手控制信號(hào)從74LS148N的D3

21、、D4、D5、D6端輸入，并且D3對(duì)應(yīng)選手4號(hào)，D4對(duì)應(yīng)選手3號(hào)，D5對(duì)應(yīng)選手2號(hào)，D6對(duì)應(yīng)選手1號(hào)。LED為共陰極七段顯示器2.3 脈沖發(fā)生器電路2.3.1 555定時(shí)器555 定時(shí)器是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模集成器件。一般用雙極性工藝制作的稱(chēng)為555，用CMOS工藝制作的稱(chēng)為 7555，除單定時(shí)器外，還有對(duì)應(yīng)的雙定時(shí)器 556/7556。555 定時(shí)器的電源電壓圍寬，可在4.5V16V工作，7555 可在318V工作，輸出驅(qū)動(dòng)電流約為200mA，因而其輸出可與TTL、CMOS或者模擬電路電平兼容。用555集成電路組成多諧振蕩電路為系統(tǒng)提供時(shí)鐘秒脈沖。555定時(shí)器應(yīng)用為多諧振蕩電路時(shí)

22、，當(dāng)電源接通Vcc通過(guò)電阻R1、R2向電容C充電，其上電壓按指數(shù)規(guī)律上升，當(dāng)u上升至2/3Vcc，會(huì)使比較器C1輸出翻轉(zhuǎn)，輸出電壓為零，同時(shí)放電管T導(dǎo)通，電容C通過(guò)R2放電；當(dāng)電容電壓下降到1/3Vcc，比較器C2工作輸出電壓變?yōu)楦唠娖剑珻放電終止，Vcc通過(guò)R1、R2又開(kāi)場(chǎng)充電；周而復(fù)始，形成振蕩。則其振蕩周期與充放電時(shí)間有關(guān)，也就是與外接元件有關(guān)，不受電源電壓變化影響。 公式計(jì)算：T1=(R1+R2)Cln2;T2=R2Cln2;振蕩周期T = T1+T2=0.7 ( R1 + 2R2) C =1 (s) 圖2.3.1 555構(gòu)造圖555的各個(gè)引腳功能如下：1腳：GND(或Vss)外接電源

23、負(fù)端VSS或接地，一般情況下接地。8腳：VCC(或VDD)外接電源VCC，雙極型時(shí)基電路VCC的圍是4.516V，CMOS型時(shí)基電路VCC的圍為318V。一般用5V。3腳：OUT或Vo輸出端。2腳：TR低觸發(fā)端。6腳：TH高觸發(fā)端。4腳：R是直接清零端。當(dāng)R端接低電平，則時(shí)基電路不工作，此時(shí)不管TR、TH處于何電平，時(shí)基電路輸出為“0，該端不用時(shí)應(yīng)接高電平。5腳：CO(或VC)為控制電壓端。假設(shè)此端外接電壓，則可改變部?jī)蓚€(gè)比較器的基準(zhǔn)電壓，當(dāng)該端不用時(shí)，應(yīng)將該端串入一只0.01F電容接地，以防引入干擾。7腳：D放電端。該端與放電管集電極相連，用做定時(shí)器時(shí)電容的放電。電阻分壓器由三個(gè)5k的等值電

24、阻串聯(lián)而成。電阻分壓器為比較器C1、C2提供參考電壓，比較器C1的參考電壓為2/3Vcc，加在同相輸入端，比較器C2的參考電壓為1/3Vcc，加在反相輸入端。比較器由兩個(gè)構(gòu)造一樣的集成運(yùn)放C1、C2組成。高電平觸發(fā)信號(hào)加在C1的反相輸入端，與同相輸入端的參考電壓比較后，其結(jié)果作為根本RS觸發(fā)器R端的輸入信號(hào)；低電平觸發(fā)信號(hào)加在C2的同相輸入端，與反相輸入端的參考電壓比較后，其結(jié)果作為根本RS觸發(fā)器S端的輸入信號(hào)。根本RS觸發(fā)器的輸出狀態(tài)受比較器C1、C2的輸出端控制。555電路的部電路方框圖如上圖2.3.1所示。它含有兩個(gè)電壓比較器，一個(gè)根本RS觸發(fā)器，一個(gè)放電開(kāi)關(guān)T，比較器的參考電壓由三只5

25、K的電阻器構(gòu)成分壓，它們分別使高電平比較器A1同相比較端和低電平比較器A2的反相輸入端的參考電平為2/3Vcc和1/3Vcc。A1和A2的輸出端控制RS觸發(fā)器狀態(tài)和放電管開(kāi)關(guān)狀態(tài)。當(dāng)輸入信號(hào)輸入并超過(guò)2/3Vcc時(shí)，觸發(fā)器復(fù)位，555的輸出端3腳輸出低電平，同時(shí)放電，開(kāi)關(guān)管導(dǎo)通；當(dāng)輸入信號(hào)自2腳輸入并低于1/3Vcc時(shí)，觸發(fā)器置位，555的3腳輸出高電平，同時(shí)放電，開(kāi)關(guān)管截止。圖2.3.2脈沖發(fā)射器電路此局部電路主要是為計(jì)時(shí)電路提供所需脈沖，一般情況下，脈沖周期為1秒，選手按下強(qiáng)大按鈕時(shí)，也就啟動(dòng)了次局部電路的工作。555定時(shí)電路在此處構(gòu)成振蕩器，周期：T=C3(R6+R5)ln2，近似等于1

26、秒。這也就確定了計(jì)數(shù)器以1秒1次的頻率計(jì)數(shù)。2.4 8421BCD碼遞減計(jì)數(shù)器電路2.4.1 十進(jìn)制可逆計(jì)數(shù)器74LS19274LS192是同步十進(jìn)制可逆計(jì)數(shù)器,它具有雙時(shí)鐘輸入，并具有去除和置數(shù)等功能，具體功能如下：1異步清零。74LS192的輸入端異步清零信號(hào)CR高電平有效。僅當(dāng)CR=1時(shí)計(jì)數(shù)器輸出清零與其他控制狀態(tài)無(wú)關(guān)。 2異步置數(shù)控制。LD非為異步置數(shù)控制端低電平有效。當(dāng)CR=0,LD非=0時(shí)D1D2D3D4被置數(shù),不受CP控制。 3加法計(jì)數(shù)器當(dāng)CR和LD非均無(wú)有效輸入時(shí)即當(dāng)CR=0、LD非=1,而減數(shù)計(jì)數(shù)器輸入端CPd為高電平計(jì)數(shù)脈沖從加法計(jì)數(shù)端CPu輸入時(shí)進(jìn)展加法計(jì)數(shù)當(dāng)CPd和CP

27、u條件互換時(shí)則進(jìn)展減法計(jì)數(shù)。 4保持。當(dāng)CR=0、LD非=1無(wú)有效輸入，且當(dāng)CRd=CPu=1時(shí)計(jì)數(shù)器處于保持狀5進(jìn)展加計(jì)數(shù)并在Q3、Q0均為1、CPu=0時(shí)即在計(jì)數(shù)狀態(tài)為1001時(shí)給出一進(jìn)位信號(hào)。進(jìn)展減計(jì)數(shù)當(dāng)Q3Q2Q1Q0=0000且CPd=0時(shí)BO非給出一錯(cuò)位信號(hào)。其引腳排列及邏輯符號(hào)如所示：圖2.4.1 74LS192引腳排列及邏輯符號(hào)圖中：PL為置數(shù)端，CPu為加計(jì)數(shù)端，CPd為減計(jì)數(shù)端，TCu為非同步進(jìn)位輸出端，TCd為非同步借位輸出端，P0、P1、P2、P3為計(jì)數(shù)器輸入端，MR為去除端，Q0、Q1、Q2、Q3為數(shù)據(jù)輸出端。表 2.4.2 74LS192功能表:輸 入輸 出MRP3

28、P2P1P0Q3Q2Q1Q01×××××××000000××dcbadcba011××××加計(jì)數(shù)011××××減計(jì)數(shù)圖2.4.3 8421BCD碼遞減計(jì)數(shù)器電路中選手按下?lián)尨鹌靼粹o時(shí)，電路開(kāi)場(chǎng)工作。電路啟動(dòng)后，由秒脈沖發(fā)生器電路為其提供所需脈沖，兩個(gè)74LS248均相當(dāng)于計(jì)時(shí)器，來(lái)一個(gè)脈沖就計(jì)數(shù)一次，相應(yīng)LED顯示也會(huì)跳變，周期為1秒。另外，LED1代表的信號(hào)顯示燈也會(huì)發(fā)光。此處，設(shè)計(jì)要答題時(shí)間為60秒，但此處忽略搶答時(shí)的一秒

29、，故從59秒開(kāi)場(chǎng)計(jì)時(shí)。2.5 搶答及限時(shí)鳴響電路2.5.1 74LS04非門(mén)輸入高電平15v，輸出低電平00v。共有14個(gè)接口，7號(hào)接地，14號(hào)接工作電壓14v。另外的1-2,3-4,5-6,8-9,10-11,12-13分別是六個(gè)反相器。74LS04有六個(gè)獨(dú)立的非門(mén)，A為輸入端，Y為輸出端，且輸出的是A的非。圖2.5.1 74LS04非門(mén)反相器表2.5.1 74LS04邏輯表：輸 入輸 出10012.5.2 74LS02與非門(mén)圖2.5.2 74LS02與非門(mén)74LS02在數(shù)字電路課程中為或非門(mén), 作用是二個(gè)輸入的或運(yùn)算,運(yùn)算后反相輸出。一塊74LS02里面集成了四個(gè)或非門(mén)。74LS02是兩個(gè)

30、腳作為輸入一個(gè)腳作為輸出。1、4、10、13腳分別作為四個(gè)或非門(mén)的輸出。以一個(gè)或非門(mén)為例來(lái)講。其他的幾個(gè)都一樣。2、3腳作為輸入，1腳作為輸出，這三個(gè)腳構(gòu)成一個(gè)或非門(mén)。其邏輯功能為：Y=A+B非，當(dāng)A和B腳都輸入低電平時(shí)輸出Y就為高電平，其他的情況輸出Y都為低電平表2.5.2 74LS02邏輯表輸 入輸 出ABY110010100001圖2.5.3 搶答及即時(shí)鳴響電路此局部電路完成鳴響功能。具體分為：一.中選手按下?lián)尨鹌靼粹o時(shí)鳴響;二.當(dāng)計(jì)時(shí)器由60變?yōu)?0是鳴響，提示選手答題時(shí)間已到。選手搶答時(shí)產(chǎn)生低電平，通過(guò)屢次與非門(mén)最后變?yōu)楦唠娖捷斎氲紹UZZER,時(shí)期鳴響。當(dāng)計(jì)時(shí)器變?yōu)?0時(shí)，產(chǎn)生低電

31、平，經(jīng)過(guò)1個(gè)“與非門(mén)，和2個(gè)“非門(mén)，也變成高電平時(shí)得BUZZER鳴響?？?結(jié)本次畢業(yè)設(shè)計(jì)我選的課題是?四路智力競(jìng)賽搶答器的設(shè)計(jì)?，實(shí)質(zhì)是屬于數(shù)字電路局部的容。主要使用了74LS148，74LS248,74LS74等一些集成芯片，以及七段數(shù)碼顯示管，555定時(shí)電路，蜂鳴器，發(fā)光二極管。最開(kāi)場(chǎng)自己設(shè)想了方案一，但在仿真的過(guò)程中出現(xiàn)了不少問(wèn)題。比方，計(jì)數(shù)跳變時(shí)，個(gè)位和十位跳變不同時(shí)，出現(xiàn)60跳變后成50的現(xiàn)象，后來(lái)查資料才知道這是反響延時(shí)產(chǎn)生的。為了解決方案一中出現(xiàn)的各種問(wèn)題，在查閱了大量圖書(shū)資料和網(wǎng)絡(luò)資料下，并借鑒相關(guān)設(shè)計(jì)案例，得到了方案二。這是一個(gè)很難的數(shù)字電路設(shè)計(jì)，以前以為只學(xué)好書(shū)上知識(shí)就可以了，但在這次設(shè)計(jì)中很多并非教材上能找到的芯片。深有感觸的是，想要做好數(shù)字電路的設(shè)計(jì)，必要的根底知識(shí)勢(shì)必需的，但更重要的是了解各種芯片的構(gòu)造及其功能和管腳的