第10章IGBT的設(shè)計及仿真驗證

1、第第10章章 IGBT的設(shè)計的設(shè)計及仿真驗證及仿真驗證2022-4-102/43本章內(nèi)容本章內(nèi)容一、一、IGBT結(jié)構(gòu)簡介結(jié)構(gòu)簡介二、二、IGBT元胞結(jié)構(gòu)設(shè)計元胞結(jié)構(gòu)設(shè)計三、高壓終端結(jié)構(gòu)的設(shè)計三、高壓終端結(jié)構(gòu)的設(shè)計四、四、IGBT工藝流程設(shè)計工藝流程設(shè)計浙大微電子2022-4-103/43本章內(nèi)容本章內(nèi)容一、一、IGBT結(jié)構(gòu)簡介結(jié)構(gòu)簡介二、二、IGBT元胞結(jié)構(gòu)設(shè)計元胞結(jié)構(gòu)設(shè)計三、高壓終端結(jié)構(gòu)的設(shè)計三、高壓終端結(jié)構(gòu)的設(shè)計四、四、IGBT工藝流程設(shè)計工藝流程設(shè)計浙大微電子2022-4-104/43IGBT基本結(jié)構(gòu)及特點基本結(jié)構(gòu)及特點與功率與功率MOSFET只有一層之差，即背面只有一層之差，即背面P型

2、層型層代替代替N型層；型層；電壓控制型器件；電壓控制型器件；具有具有MOS器件高輸入阻抗，容易控制與雙極型器件高輸入阻抗，容易控制與雙極型（BJT）器件高電流密度，低導(dǎo)通電阻的雙重）器件高電流密度，低導(dǎo)通電阻的雙重優(yōu)點；優(yōu)點；廣泛應(yīng)用于各種功率轉(zhuǎn)換、馬達驅(qū)動等電力電廣泛應(yīng)用于各種功率轉(zhuǎn)換、馬達驅(qū)動等電力電子裝置中；子裝置中；浙大微電子2022-4-105/43IGBT結(jié)構(gòu)示意圖結(jié)構(gòu)示意圖N+N+P+N-N+P+EmitterGateCollectorPJ1J3J2PBuffer layerInjecting layerDrift regionBody regionSiO2RsRCHRACRJF

3、ETRMODRSRIBJTIMOS 正向?qū)Ｊ剑赫驅(qū)Ｊ剑?VCE0.7V，VGEVTH 正向阻斷模式正向阻斷模式 VCE0 V，VGEVTH 反向阻斷模式反向阻斷模式 VCE0 V三種工作模式：三種工作模式：浙大微電子2022-4-106/43 等效電路圖等效電路圖 電路符號電路符號 封裝后產(chǎn)品封裝后產(chǎn)品浙大微電子2022-4-107/43穿通型穿通型IGBT（PT-IGBT） 非穿通型非穿通型IGBT（NPT-IGBT）浙大微電子2022-4-108/43IGBT的閂鎖效應(yīng)的閂鎖效應(yīng)IGBT中中PNP晶體管和寄生的晶體管和寄生的NPN晶體管構(gòu)成類似晶體管構(gòu)成類似PNPN晶閘管的結(jié)構(gòu)。

4、依據(jù)晶閘管原理，一旦這晶閘管的結(jié)構(gòu)。依據(jù)晶閘管原理，一旦這個結(jié)構(gòu)導(dǎo)通，將處于無法關(guān)斷狀態(tài)，這就稱為個結(jié)構(gòu)導(dǎo)通，將處于無法關(guān)斷狀態(tài)，這就稱為IGBT器件的閂鎖效應(yīng)。器件的閂鎖效應(yīng)。閂鎖發(fā)生條件：當(dāng)閂鎖發(fā)生條件：當(dāng)PNP和和NPN兩管的共基極電流兩管的共基極電流放大系數(shù)之和滿足以下條件：放大系數(shù)之和滿足以下條件：抑制閂鎖：在抑制閂鎖：在P-base區(qū)增加區(qū)增加P+區(qū)，減小區(qū)，減小Rs，防，防止寄生止寄生NPN晶體管開啟。晶體管開啟。 1PNPNPN浙大微電子2022-4-109/43本章內(nèi)容本章內(nèi)容一、一、IGBT結(jié)構(gòu)簡介結(jié)構(gòu)簡介二、二、IGBT元胞結(jié)構(gòu)設(shè)計元胞結(jié)構(gòu)設(shè)計三、高壓終端結(jié)構(gòu)的設(shè)計三、高

5、壓終端結(jié)構(gòu)的設(shè)計四、四、IGBT工藝流程設(shè)計工藝流程設(shè)計浙大微電子2022-4-1010/43（1）IGBT的正向壓降設(shè)計的正向壓降設(shè)計導(dǎo)通壓降：導(dǎo)通壓降：)FCHACJFETMODMOSBEVRRRRIV（優(yōu)化正向壓降步驟：優(yōu)化正向壓降步驟：（1）對于）對于MOS通路相關(guān)的元胞參數(shù)通路相關(guān)的元胞參數(shù)柵寬柵寬LG和和P-阱寬阱寬Lwell進行優(yōu)化，使得進行優(yōu)化，使得MOS通路電流密度通路電流密度IMOS/ACELL最大；最大；（2）對）對BJT通路的另一相關(guān)參數(shù)通路的另一相關(guān)參數(shù)P+阱寬阱寬LDP進行合理選取，使得器件的進行合理選取，使得器件的閂鎖電流閾值盡量高。閂鎖電流閾值盡量高。 浙大微電

6、子2022-4-1011/43減小正向壓降采取的措施：減小正向壓降采取的措施： 使用穿通型結(jié)構(gòu)使用穿通型結(jié)構(gòu) 提高少子壽命提高少子壽命 N-漂移區(qū)盡量薄漂移區(qū)盡量薄 減小溝道電阻，降低柵氧厚度減小溝道電阻，降低柵氧厚度 減小減小JFET電阻，使用溝槽柵電阻，使用溝槽柵提高開關(guān)速度采取的措施：提高開關(guān)速度采取的措施： 降低少子壽命降低少子壽命 采用具有采用具有N+緩沖層的緩沖層的PT型結(jié)構(gòu)型結(jié)構(gòu) 降低降低PNP晶體管電流增益晶體管電流增益 開關(guān)速度和導(dǎo)通壓降這兩個參數(shù)優(yōu)化有時存在著矛盾，開關(guān)速度和導(dǎo)通壓降這兩個參數(shù)優(yōu)化有時存在著矛盾，因此必需根據(jù)設(shè)計者的需要進行折衷考慮。因此必需根據(jù)設(shè)計者的需要

7、進行折衷考慮。 浙大微電子2022-4-1012/43（2）IGBT正向阻斷電壓的設(shè)計正向阻斷電壓的設(shè)計 IGBT的正向阻斷電壓主要由的正向阻斷電壓主要由J2結(jié)提供，其性能取決于結(jié)提供，其性能取決于N-漂移區(qū)的摻雜濃度和厚度；漂移區(qū)的摻雜濃度和厚度； 實際是實際是PNP晶體管基極開路時的擊穿電壓晶體管基極開路時的擊穿電壓BVCEO，即正向，即正向阻斷電壓阻斷電壓VCE可表示為：可表示為：*1/6(1)CECEOCBOVBVBV *為基區(qū)輸運系數(shù)為基區(qū)輸運系數(shù) 為發(fā)射結(jié)注入效率為發(fā)射結(jié)注入效率 BVCBO為為PNP發(fā)射結(jié)開路時的擊穿電壓發(fā)射結(jié)開路時的擊穿電壓浙大微電子2022-4-1013/43

8、通過正向阻斷電壓的需求來確定通過正向阻斷電壓的需求來確定N-材料的電阻率與厚度材料的電阻率與厚度u對于對于NPT型型IGBT：u對于對于PT型型IGBT：133/45.34 10CBOBBVN133/4225.6 10/2CBOBBBBBBVWqNNqWN WB表示表示N-層中耗盡區(qū)的寬度層中耗盡區(qū)的寬度 q表示電子電荷表示電子電荷 表示硅介電常數(shù)表示硅介電常數(shù) 浙大微電子2022-4-1014/43（3）元胞幾何圖形的考慮元胞幾何圖形的考慮l 正向?qū)▔航担赫驅(qū)▔航担?條形方形圓形條形方形圓形MSSl 閂鎖電流密度：閂鎖電流密度： MSS 條形方形條形方形圓形圓形浙大微電子2022-4-

9、1015/43（4）IGBT元胞仿真實例元胞仿真實例 IGBT參數(shù)設(shè)計指標(biāo)及測試條件參數(shù)設(shè)計指標(biāo)及測試條件參數(shù)參數(shù)設(shè)計指標(biāo)設(shè)計指標(biāo)測試條件測試條件閾值電壓閾值電壓VGE(th) 4V(3-5V) Ic=250uA,VCE=VGE 擊穿電壓擊穿電壓VCES 1870V Ic=250uA,VGE=0 集電極電流集電極電流IC 25A T=25 飽和壓降飽和壓降VCE（sat） 3V VGE=15V,IGE=16A 關(guān)斷時間關(guān)斷時間 1700ns 感性負載感性負載,VGE=15V, RG=33 浙大微電子2022-4-1016/43以以Medici作為器件仿真工具進行元胞仿真作為器件仿真工具進行元胞

10、仿真 由于元胞的對稱性，仿真時只需建立半個元胞即可由于元胞的對稱性，仿真時只需建立半個元胞即可 采用穿通型結(jié)構(gòu)采用穿通型結(jié)構(gòu) 元胞長度為元胞長度為20.5 um（半元胞長度（半元胞長度10.5 um），其中多晶硅），其中多晶硅長度長度14 um 背面背面P+集電極摻雜濃度集電極摻雜濃度1E18 cm-3，結(jié)深，結(jié)深0.4 um N+緩沖層厚度緩沖層厚度30 um，表面濃度，表面濃度1E16 cm-3 N-漂移區(qū)厚度漂移區(qū)厚度190 um，電阻率，電阻率75 -cm P-阱表面濃度阱表面濃度3E17 cm-3，結(jié)深，結(jié)深2.6 um P+阱表面濃度阱表面濃度1E19 cm-3，結(jié)深，結(jié)深3.2

11、um N+源區(qū)表面濃度源區(qū)表面濃度2E20 cm-3，結(jié)深，結(jié)深0.3 um，寬度，寬度1 um浙大微電子2022-4-1017/43 在器件構(gòu)造和仿真過程中，器件剖面結(jié)構(gòu)、網(wǎng)格、摻雜在器件構(gòu)造和仿真過程中，器件剖面結(jié)構(gòu)、網(wǎng)格、摻雜和正向阻斷電壓的數(shù)據(jù)文件分別被保存在名為和正向阻斷電壓的數(shù)據(jù)文件分別被保存在名為PROFILE、afterregrid、IGBT和和bvds的這四個文件中。的這四個文件中。 浙大微電子2022-4-1018/43medici程序運行后輸出圖形：程序運行后輸出圖形：器件網(wǎng)格分布圖器件網(wǎng)格分布圖 （A）正面）正面 （B）背面）背面 浙大微電子2022-4-1019/43

12、器件縱向摻雜（含器件縱向摻雜（含N型和型和P型雜質(zhì)）濃度分布圖型雜質(zhì)）濃度分布圖 X=0 um處摻雜分布處摻雜分布 X=10.25 um處摻雜分布處摻雜分布 浙大微電子2022-4-1020/43 器件表面橫向摻雜（含器件表面橫向摻雜（含N型和型和P型雜質(zhì)）濃度的分布圖型雜質(zhì)）濃度的分布圖浙大微電子2022-4-1021/43在特定測試條件下器件正向阻斷電壓仿真圖在特定測試條件下器件正向阻斷電壓仿真圖浙大微電子2022-4-1022/43器件電力線的分布圖器件電力線的分布圖 (A)正面電力線分布正面電力線分布;(B)背面電力線分布背面電力線分布浙大微電子2022-4-1023/43器件正面電場

13、分布圖器件正面電場分布圖浙大微電子2022-4-1024/43本章內(nèi)容本章內(nèi)容一、一、IGBT結(jié)構(gòu)簡介結(jié)構(gòu)簡介二、二、IGBT元胞結(jié)構(gòu)設(shè)計元胞結(jié)構(gòu)設(shè)計三、高壓終端結(jié)構(gòu)的設(shè)計三、高壓終端結(jié)構(gòu)的設(shè)計四、四、IGBT工藝流程設(shè)計工藝流程設(shè)計浙大微電子2022-4-1025/43（1）高壓終端結(jié)構(gòu)介紹高壓終端結(jié)構(gòu)介紹 IGBT器件各個元胞之間是并聯(lián)結(jié)構(gòu)，電位基本相同，且各器件各個元胞之間是并聯(lián)結(jié)構(gòu)，電位基本相同，且各相鄰相鄰P阱區(qū)對阱區(qū)對JFET區(qū)有電場屏蔽作用，加之表面的多晶硅區(qū)有電場屏蔽作用，加之表面的多晶硅柵的等效場板作用，使得柵的等效場板作用，使得IGBT內(nèi)部元胞具有非常理想的擊內(nèi)部元胞具有非

14、常理想的擊穿特性。穿特性。 但在邊界元胞處情況卻不相同，邊界元胞與襯底但在邊界元胞處情況卻不相同，邊界元胞與襯底N-外延層外延層之間存在著高壓，又由于之間存在著高壓，又由于PN結(jié)的曲率半徑問題，使得邊界結(jié)的曲率半徑問題，使得邊界元胞的外側(cè)存在著強電場，因此需要做終端處理。元胞的外側(cè)存在著強電場，因此需要做終端處理。 高壓結(jié)終端技術(shù)有許多種，其中使用最多的是場限制環(huán)高壓結(jié)終端技術(shù)有許多種，其中使用最多的是場限制環(huán)（俗稱分壓環(huán)）技術(shù)和場板技術(shù)（俗稱分壓環(huán)）技術(shù)和場板技術(shù) 。浙大微電子2022-4-1026/43場限環(huán)結(jié)構(gòu)示意圖場限環(huán)結(jié)構(gòu)示意圖J2EN -P+P+P+P+ 場限環(huán)與主結(jié)以及其它電極并

15、沒有電接觸，因此又稱為浮場限環(huán)與主結(jié)以及其它電極并沒有電接觸，因此又稱為浮空場限環(huán)空場限環(huán)。 浮空環(huán)能抑制最外側(cè)主結(jié)邊緣曲率效應(yīng)引起的電場集中，浮空環(huán)能抑制最外側(cè)主結(jié)邊緣曲率效應(yīng)引起的電場集中，將高壓以分壓的方式逐漸環(huán)降低，從而維持整個將高壓以分壓的方式逐漸環(huán)降低，從而維持整個IGBT器件的器件的擊穿電壓在較高水平。擊穿電壓在較高水平。 浙大微電子2022-4-1027/43當(dāng)主結(jié)加反向電壓時，主結(jié)與環(huán)結(jié)的電場與電位分布可用半當(dāng)主結(jié)加反向電壓時，主結(jié)與環(huán)結(jié)的電場與電位分布可用半導(dǎo)體表面的二維泊松方程求解：導(dǎo)體表面的二維泊松方程求解： 求解以上方程得到的環(huán)分壓比及環(huán)間距：求解以上方程得到的環(huán)分壓

16、比及環(huán)間距：()sSxSx yx ySEqENxqy11(1)iiiiUUUg1(1)/21()iiiLUU環(huán)分壓比：環(huán)分壓比：環(huán)間距：環(huán)間距：浙大微電子2022-4-1028/43u 稱為第稱為第i環(huán)的歸一化電壓；環(huán)的歸一化電壓；u 稱為歸一化環(huán)間距（稱為歸一化環(huán)間距（dRi為環(huán)間距）；為環(huán)間距）；u 稱為歸一化結(jié)深；稱為歸一化結(jié)深；u ri為為P+環(huán)結(jié)深；（環(huán)結(jié)深；（ri+dRi）為光刻掩模版上的環(huán)間距）為光刻掩模版上的環(huán)間距(假設(shè)假設(shè)橫向擴散系數(shù)為橫向擴散系數(shù)為0.5)；u 取值取值0.75；i為耦合因子，取為耦合因子，取0.7；BVPP為理想平面結(jié)構(gòu)為理想平面結(jié)構(gòu)的擊穿電壓，的擊穿電壓

17、，WPP為擊穿時的勢壘寬度，分別可由以下兩式為擊穿時的勢壘寬度，分別可由以下兩式求得：求得：u對于多個環(huán)，環(huán)數(shù)可按下式選?。簩τ诙鄠€環(huán)，環(huán)數(shù)可按下式選?。?/iiPPUVBV/iiPPLdR W/iPPgr W133/45.34 10PPBBVN107/82.67 10PPBWN11()1niiiUU浙大微電子2022-4-1029/43 采用場限制環(huán)結(jié)構(gòu)，是否能達到理想的擊穿電壓取決于采用場限制環(huán)結(jié)構(gòu)，是否能達到理想的擊穿電壓取決于環(huán)環(huán)結(jié)深結(jié)深、環(huán)間距環(huán)間距和和環(huán)數(shù)環(huán)數(shù)的選??；的選取； 結(jié)深淺，則環(huán)數(shù)應(yīng)增加；結(jié)深淺，則環(huán)數(shù)應(yīng)增加； 從以上推導(dǎo)還可以知道，場限環(huán)的間距為不等距設(shè)計，從從以上推導(dǎo)

18、還可以知道，場限環(huán)的間距為不等距設(shè)計，從主結(jié)往外，場限制環(huán)間距會依次遞增；主結(jié)往外，場限制環(huán)間距會依次遞增； 從最里面的第一個環(huán)到最外面最后一個環(huán)，總的距離意味從最里面的第一個環(huán)到最外面最后一個環(huán)，總的距離意味著終端結(jié)構(gòu)占用的硅片面積；著終端結(jié)構(gòu)占用的硅片面積； 從產(chǎn)品角度看，是經(jīng)濟成本問題；從產(chǎn)品角度看，是經(jīng)濟成本問題； 合理的設(shè)計，對耐壓相同的器件而言，所需終端結(jié)構(gòu)的硅合理的設(shè)計，對耐壓相同的器件而言，所需終端結(jié)構(gòu)的硅代價是越少越好。代價是越少越好。 浙大微電子2022-4-1030/43場板結(jié)構(gòu)示意圖場板結(jié)構(gòu)示意圖 場板結(jié)構(gòu)是在平面結(jié)的氧化層上方放置金屬條或多晶硅條，場板結(jié)構(gòu)是在平面結(jié)的

19、氧化層上方放置金屬條或多晶硅條，并延伸到并延伸到PN結(jié)外，以改變表面電勢來改變結(jié)邊緣曲率引起結(jié)外，以改變表面電勢來改變結(jié)邊緣曲率引起的電場集中，抑制表面低擊穿。的電場集中，抑制表面低擊穿。 耗盡層形狀對表面電勢分布非常敏感，如果加負偏置電壓耗盡層形狀對表面電勢分布非常敏感，如果加負偏置電壓到場板，它將把電子推離表面，導(dǎo)致耗盡層擴展，從而提到場板，它將把電子推離表面，導(dǎo)致耗盡層擴展，從而提高擊穿電壓高擊穿電壓 。EN-J2P+N+浙大微電子2022-4-1031/43一個實際的功率器件加一個獨立偏置電壓來控制一個實際的功率器件加一個獨立偏置電壓來控制場板是不可能的。場板是不可能的。實際上為了獲得

20、最佳效果，往往考慮采用場限制實際上為了獲得最佳效果，往往考慮采用場限制環(huán)和場板的混合結(jié)構(gòu)，在浮空場限制環(huán)上疊加浮環(huán)和場板的混合結(jié)構(gòu)，在浮空場限制環(huán)上疊加浮空場板?？請霭濉Ｔ摷夹g(shù)可使擊穿電壓對環(huán)間距、氧化層厚度及表該技術(shù)可使擊穿電壓對環(huán)間距、氧化層厚度及表面電荷的敏感程度大大降低，減少工藝波動對器面電荷的敏感程度大大降低，減少工藝波動對器件性能的影響。件性能的影響。浙大微電子2022-4-1032/43（2）高壓終端結(jié)構(gòu)的仿真）高壓終端結(jié)構(gòu)的仿真 為了獲得高的耐壓，需要多個場限環(huán)來分擔(dān)高電壓；為了獲得高的耐壓，需要多個場限環(huán)來分擔(dān)高電壓； 雖然通過理論計算可以獲得理想的場限環(huán)結(jié)構(gòu)，但由于實際雖然

21、通過理論計算可以獲得理想的場限環(huán)結(jié)構(gòu)，但由于實際工藝中不可避免的存在各種偏差，如光刻套偏，側(cè)向腐蝕等；工藝中不可避免的存在各種偏差，如光刻套偏，側(cè)向腐蝕等； 為了保證足夠的耐壓，在理論計算的基礎(chǔ)上多加為了保證足夠的耐壓，在理論計算的基礎(chǔ)上多加1-2個環(huán)；個環(huán)； 采用采用18個環(huán)的結(jié)構(gòu)（用個環(huán)的結(jié)構(gòu)（用MEDICI直接構(gòu)造）直接構(gòu)造） 環(huán)環(huán)n 123456789間距間距(um) 888899.5101011環(huán)環(huán)n101112131415161718間距間距(um)121313浙大微電子2022-4-1033/43 18個場限環(huán)結(jié)構(gòu)的擊穿電壓仿真結(jié)果：個場限環(huán)結(jié)構(gòu)的擊穿電壓仿真結(jié)果：1875V 浙

22、大微電子2022-4-1034/43本章內(nèi)容本章內(nèi)容一、一、IGBT結(jié)構(gòu)簡介結(jié)構(gòu)簡介二、二、IGBT元胞結(jié)構(gòu)設(shè)計元胞結(jié)構(gòu)設(shè)計三、高壓終端結(jié)構(gòu)的設(shè)計三、高壓終端結(jié)構(gòu)的設(shè)計四、四、IGBT工藝流程設(shè)計工藝流程設(shè)計浙大微電子2022-4-1035/43（1）使用使用材料材料的選擇的選擇u硅外延片（適用于硅外延片（適用于 1200V 產(chǎn)品產(chǎn)品 ）u硅單晶硅單晶 兩種硅單晶比較兩種硅單晶比較MethodCZ（直拉）（直拉）FZ（區(qū)熔）（區(qū)熔）直徑（直徑（mm）7645050200電阻率電阻率0.002600.110000電阻率均勻性電阻率均勻性15%515%成本成本低低高高浙大微電子2022-4-103

23、6/43（2）參數(shù)及工藝流程參數(shù)及工藝流程 由第二部分由第二部分Medici確認結(jié)深及摻雜，則工藝參數(shù)的制定因確認結(jié)深及摻雜，則工藝參數(shù)的制定因以達到相關(guān)結(jié)構(gòu)參數(shù)來選擇；以達到相關(guān)結(jié)構(gòu)參數(shù)來選擇； 由于由于IGBT的正面結(jié)構(gòu)與的正面結(jié)構(gòu)與VDMOS的正面結(jié)構(gòu)基本相同，因的正面結(jié)構(gòu)基本相同，因此其正面結(jié)構(gòu)的工藝流程可以參考第九章相關(guān)此其正面結(jié)構(gòu)的工藝流程可以參考第九章相關(guān)VDMOS的的工藝流程；工藝流程； 此例中此例中1700V IGBT采用的工藝流程是：首先在高阻采用的工藝流程是：首先在高阻N-硅硅單晶上進行高溫深結(jié)單晶上進行高溫深結(jié)N+擴散（三重擴散），擴散完成后擴散（三重擴散），擴散完成后磨去正面的擴散層，然后使用磨去正面的擴散層，然后使用VDMOS相關(guān)的自