數(shù)字邏輯復習

1、E E) )A AD D) )( (C C) )( (A AA AB B) )( ( (A AA AD DF F化簡化簡DE)DE)A AD DC)(AEC)(AEA AB B(AC(ACADADB) )A AD D)(AE)(AEA AB B(AC(ACADADD DA AB BAECAECADADA AE EC C) )A AB BD D( (A AA AE EC CB B) )D D( (A AAECAECDBDBADAD用卡諾圖求邏輯函數(shù)用卡諾圖求邏輯函數(shù) 的最簡的最簡“或或-與與”表達式。表達式。 )10, 9 , 8 , 5 , 2 , 1 , 0(,mDCBAF 解解;ABDB

2、CD F 1111111 00011110ABCD00011110000000000再對兩邊取反，即可求得函數(shù)的最簡再對兩邊取反，即可求得函數(shù)的最簡“或或-與與”表達式表達式 DBDCBAFF0 0 000 0 11 110011 01 00011110ABCD00011110F=m(0,1,3,5,7,8,9)F= M(2,4,6,10,11,12,13,14,15)，求最簡的與或表達式和最簡的或求最簡的與或表達式和最簡的或與表達式與表達式CBDAFDBACDCABF)()()()(DBCADCBAF1、求最簡的與或表達式：求最簡的與或表達式：2、求最簡的或與表達式：求最簡的或與表達式：已知

3、已知CP、J、K的波形，試畫出主從觸發(fā)器的波形，試畫出主從觸發(fā)器Q和和Q的電壓波形。設的初始狀態(tài)為的電壓波形。設的初始狀態(tài)為Q=0。 QQ第三章第三章 集成門電路與觸發(fā)器集成門電路與觸發(fā)器JKCP14352分析下圖所示組合邏輯電路。分析下圖所示組合邏輯電路。 解解 根據(jù)邏輯電路圖寫出輸出函數(shù)表達式根據(jù)邏輯電路圖寫出輸出函數(shù)表達式 CBP2CBP3C)(BAPPP214BCAPAP35BCAC)(BAPPF54AP1 化簡輸出函數(shù)表達式化簡輸出函數(shù)表達式 BCAC)(BAPPF54BCAC)(BACABACABACABA 列出真值表列出真值表 0 0 0 00 0 1 10 1 0 10 1 1

4、 11 0 0 11 0 1 11 1 0 11 1 1 0A B C F 功能評述功能評述 由真值表可知，該電路為由真值表可知，該電路為“不一致電路不一致電路”。分析下圖所示同步時序邏輯電路。分析下圖所示同步時序邏輯電路。 1. 寫出輸出函數(shù)和激勵函數(shù)表達式寫出輸出函數(shù)和激勵函數(shù)表達式 J1 = K1 = 1 ； J2 = K2 = x y1 2列出電路次態(tài)真值表列出電路次態(tài)真值表 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 J KQ(n+1)0

5、 00 11 01 1 Q 0 1 Q 3作出狀態(tài)表和狀態(tài)圖作出狀態(tài)表和狀態(tài)圖 0 11 01 10 01 10 00 11 0現(xiàn)態(tài)y2 y1次態(tài)y2(n+1）y1(n+1） X=0 X=10 00 11 01 1 狀態(tài)表 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 00000101001101111輸入輸入x=0 x=0 ：可逆計數(shù)器進行加可逆計數(shù)器進行加1 1計數(shù)。計數(shù)。輸入輸入x=1x=1時：可逆計數(shù)器進行減時：可逆計數(shù)器進行減1 1計數(shù)。計數(shù)。電路是一個電路是一個2 2 位二進制數(shù)可逆計數(shù)器。位二進制數(shù)可逆計數(shù)器。0000101001101111 寫出輸出函數(shù)和激勵函數(shù)

6、表達式寫出輸出函數(shù)和激勵函數(shù)表達式 Z = xy2y1 J2 = K2 =1 ；C2 = y1 J1 = K1 =1 ；C1 = x&分析下圖所示異步時序邏輯電路。分析下圖所示異步時序邏輯電路。 列出電路次態(tài)真值表列出電路次態(tài)真值表激勵函數(shù) ： J2 = K2 =1 ；C2 = y1 ；J1 = K1 =1；C1 = xJ KQ(n+1)0 00 11 01 1Q01QC&1 11 11 11 11 11 11 11 1011 01010輸入輸入現(xiàn)態(tài)現(xiàn)態(tài)激勵函數(shù)激勵函數(shù)次態(tài)次態(tài)x y2y1J1K1C1J2K2C2y2(n+1)y1(n+1) 0 0 0 1 1 0 1 1 作出狀態(tài)表和狀態(tài)圖作

7、出狀態(tài)表和狀態(tài)圖 根據(jù)次態(tài)真值表和輸出函數(shù)表達根據(jù)次態(tài)真值表和輸出函數(shù)表達式（式（Z = xy2y1），），可作出該電路的狀態(tài)表和狀態(tài)圖如下?？勺鞒鲈撾娐返臓顟B(tài)表和狀態(tài)圖如下。現(xiàn)態(tài)現(xiàn)態(tài)y2 y1次態(tài)次態(tài)y2(n+1)y1(n+1) / 輸出輸出Zx = 10 0 0 1 / 00 1 1 0 / 01 0 1 1 / 01 1 0 0 / 1輸入輸入現(xiàn)態(tài)現(xiàn)態(tài)激勵函數(shù)激勵函數(shù)次態(tài)次態(tài)x y2y1J1K1C1J2K2C2y2(n+1)y1(n+1)1 0 01 0 11 1 01 1 1 1 11 11 11 11 11 11 11 1011 01010現(xiàn)態(tài)現(xiàn)態(tài)y2 y1次態(tài)次態(tài)y2(n+1)y1

8、(n+1) / 輸出輸出Zx = 10 0 0 1 / 00 1 1 0 / 01 0 1 1 / 01 1 0 0 / 1000110110/00/00/00/01/01/01/01/1x/Z 畫出時間圖并說明電路邏輯功能。畫出時間圖并說明電路邏輯功能。 該電路是一個該電路是一個模模4加加1計數(shù)器，計數(shù)器，當收到第四個輸入脈沖時，電當收到第四個輸入脈沖時，電路產(chǎn)生一個進位輸出脈沖。路產(chǎn)生一個進位輸出脈沖。xy1y2ZZ = xy2y1例例4 試用試用D觸發(fā)器和門器件設計一個狀態(tài)轉換如：觸發(fā)器和門器件設計一個狀態(tài)轉換如：0 2 4 1 3 的模的模5同步計數(shù)器。同步計數(shù)器。解解 ：1）確定觸發(fā)

9、器個數(shù)）確定觸發(fā)器個數(shù)X。X=3。狀狀態(tài)用態(tài)用Q3Q2Q1表示。表示。2）列狀態(tài)轉換真值表）列狀態(tài)轉換真值表第五章第五章 同步時序邏輯電路同步時序邏輯電路第五章第五章 同步時序邏輯電路同步時序邏輯電路 (3) 求激勵。Q3Q20001111001 0 1 d 0 0 0 d dQ1D3=Q2Q1Q3Q20001111001 1 0 d 0 1 0 d dQ1D2=Q3Q2Q3Q20001111001 0 0 d 1 1 0 d dQ1D1=Q3+ Q2 Q1第五章第五章 同步時序邏輯電路同步時序邏輯電路第五章第五章 同步時序邏輯電路同步時序邏輯電路(4)畫電路圖。D3=Q2Q1D2=Q3Q2D

10、1=Q3+ Q2 Q1第五章第五章 同步時序邏輯電路同步時序邏輯電路第五章第五章 同步時序邏輯電路同步時序邏輯電路(5)、檢查是否自啟動。D3=Q2Q1D2=Q3Q2D1=Q3+ Q2 Q1現(xiàn)態(tài) Q3Q2Q1激勵函數(shù)D3D2D1次態(tài)Q3 n+1 Q2 n+1 Q1 n+10 0 00 0 10 1 00 1 1 0 1 01 0 01 0 11 1 01 1 1 0 1 11 0 00 0 00 0 10 0 11 0 10 0 10 1 00 1 11 0 00 0 00 0 10 0 11 0 10 0 1 可知所有的非工作狀態(tài)都能進入工作狀態(tài)，因此電路可以自啟動。第五章第五章 同步時序邏

11、輯電路同步時序邏輯電路第五章第五章 同步時序邏輯電路同步時序邏輯電路用雙2/4譯碼器和輔助的SSI門實現(xiàn)F（A，B，C）=ABC+BC+AC。解：1）列出真值表： A B CF 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1F（A，B，C）=ABC+BC+AC =m1+m3+m6+m7 =m1.m3.m6.m7=Y1.Y3.Y6.Y7F（A，B，C）=ABC+BC+AC =m1+m3+m6+m7 =Y1.Y3.Y6.Y7Y10 Y11 Y12 Y13 Y20 Y21 Y22 Y23 雙2/4譯碼器 A11 A10

12、S1 A21 A20 S21A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7 &F例例4 4：設計一個多功能組合電路，：設計一個多功能組合電路，M M1 1、M M0 0為功能選擇輸入信號，為功能選擇輸入信號，a,ba,b為邏輯變量，為邏輯變量，F(xiàn) F為電路的輸出，當為電路的輸出，當M M1 1M M0 0取不同值時，電路具取不同值時，電路具有不同的邏輯功能如表所示。試用八選一數(shù)據(jù)選擇器和與非有不同的邏輯功能如表所示。試用八選一數(shù)據(jù)選擇器和與非門實現(xiàn)。門實現(xiàn)。輸入 輸出M1 M0 F0 0 a0 1 a b0 ab11 1 a+b+解：解：1）列出）列出邏輯功能邏輯功能真值表：真值表：設：試用八選

13、一數(shù)據(jù)選擇器:A2=M1， A1=M0， A0=aF=M1M0a+M1M0a b +M1M0 ab+M1M0(a+b) = M1M0a+ M1M0 ab+ M1M0 ab+ M1M0 ab+ M1M0 a+ M1M0( a+a)b+=M1M0a+ M1M0 ab+ M1M0 ab+ M1M0 ab+ M1M0a + M1M0 a b+ M1M0 a bF=M1M0a D0+ M1M0 aD1+ M1M0 a D2+ M1M0 a D3 + M1M0 a D4 + M1M0 a D5+ M1M0 a D6+ M1M0 a D7比較上述兩式：D0=0；D1=1；D2=b；D3=b；D4=0；D5=

14、b；D6=b；D7=1；F=M1M0a+M1M0a b +M1M0 ab+M1M0(a+b) = M1M0a+ M1M0 a b+M1M0 ab+ M1M0 ab+ M1M0 a b + M1M0a+D0=0；D1=1；D2=b；D3=b；D4=0；D5=b；D6=b；D7=1；A2 YA1 MUX SA0 D0 D1 D2 D3 D4 D5 D6 D7M1M0a10bbF試用四選一數(shù)據(jù)選擇器和與非門實現(xiàn)？由移位寄存器由移位寄存器7474LS194LS194和和3-83-8譯碼器組成的時序電路如圖所示，譯碼器組成的時序電路如圖所示，分析該電路。分析該電路。解： Q0 Q1 Q2 Q3CP 74

15、LS194 Mb MaSR D0 D1 D2 D3 SLY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 3-8譯碼器E1 E2 E3 A2 A1 A01CP1 1 0&1Z146146146LSY Y YYYYmmmSL= m1+m4+m6 =A2A1A0 +A2A1A0 +A2A1A0SL=Q1Q2Q3 + Q1Q2Q3 + Q1Q2Q3該電路輸出端該電路輸出端Z=Q3產(chǎn)生的序列為產(chǎn)生的序列為“010011”。CP Q1Q2Q3SL 01 1 01 11 0 10 20 1 00 31 0 01 40 0 11 50 1 10 61 1 01SL= m1+m4+m6 =A2A1A0 +A2A

16、1A0 +A2A1A0例例9：設計一個脈沖序列發(fā)生器：設計一個脈沖序列發(fā)生器,要求在要求在CP的作用下，電路輸?shù)淖饔孟?，電路輸出能周期性地輸出出能周期性地輸?100010101的脈沖序列。的脈沖序列。解：用一個解：用一個10進制計數(shù)器進制計數(shù)器(74290)和必要的門電路組成。和必要的門電路組成。1 1、用、用74290構成構成1010進制計數(shù)器，輸出為：進制計數(shù)器，輸出為：Q Q3 3, Q, Q2 2, Q, Q1 1, Q, Q0 02 2、組合電路設計、組合電路設計Q3Q2Q1Q0FQ3Q2Q1Q0F0 0 0 0 10 0 0 1 10 0 1 0 0 0 0 1 1 0 0 1 0 0 00 1 0 1 1 0 1 1 0 00 1 1 1 11 0 0 0 01 0 0 1 11 0 1 0 d1 0 1 1 d1 1 0 0 d1 1 0 1 d1 1 1 0 d1 1 1 1 dF(Q3, Q2, Q1, Q0) = m(0,1,5,7,9)+ d(10,11,12,13,14,15)F(Q3, Q2, Q1,