第2章 計(jì)算機(jī)系統(tǒng)硬件 - 2.1-2.2 4節(jié)

1、本章要點(diǎn)與學(xué)習(xí)要求：CPUCPU的組成和技術(shù)指標(biāo)的組成和技術(shù)指標(biāo) （掌握掌握）主存儲(chǔ)器的組成和技術(shù)指標(biāo)主存儲(chǔ)器的組成和技術(shù)指標(biāo) （掌握掌握）輔助存儲(chǔ)器的分類和特點(diǎn)輔助存儲(chǔ)器的分類和特點(diǎn) （掌握掌握）輸入輸出設(shè)備的分類輸入輸出設(shè)備的分類 （掌握掌握）輸入輸出控制方式輸入輸出控制方式 （了解）（了解）指令系統(tǒng)和總線指令系統(tǒng)和總線 （掌握掌握）計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu) （了解）（了解）第第2 2章章 計(jì)算機(jī)系統(tǒng)的硬件計(jì)算機(jī)系統(tǒng)的硬件教學(xué)章節(jié)教學(xué)章節(jié)中央處理器（中央處理器（CPU）2.1主存儲(chǔ)器主存儲(chǔ)器2.2輔助存儲(chǔ)器輔助存儲(chǔ)器2.3輸入輸入/ /輸出系統(tǒng)輸出系統(tǒng)2.4計(jì)算機(jī)的整機(jī)結(jié)構(gòu)計(jì)算機(jī)的

2、整機(jī)結(jié)構(gòu)2.5第第2 2章章 計(jì)算機(jī)系統(tǒng)的硬件計(jì)算機(jī)系統(tǒng)的硬件第第2 2章章 計(jì)算機(jī)系統(tǒng)的硬件計(jì)算機(jī)系統(tǒng)的硬件教學(xué)目的： 學(xué)習(xí)計(jì)算機(jī)硬件裝置中的中央處理器的組成及簡(jiǎn)單工作原理 學(xué)習(xí)計(jì)算機(jī)存儲(chǔ)系統(tǒng)中的主存儲(chǔ)器的組成及簡(jiǎn)單工作原理教學(xué)重點(diǎn)： 運(yùn)算器； 控制器； 主存儲(chǔ)器的組成 CPU、主存儲(chǔ)器的主要技術(shù)指標(biāo) a.CPU的結(jié)構(gòu)：(CPU：Central Processing Unit ) CPU由運(yùn)算器與控制器兩部分組成,它是計(jì)算機(jī)的核心部件。 b.微處理器：在微型計(jì)算機(jī)中,中央處理器集成在一塊超大規(guī)模集成電路芯片上,又把它叫做是微處理器,即:MPU(Micro Processing Unit)。

3、c.CPU的主要功能: 實(shí)現(xiàn)算術(shù)運(yùn)算和邏輯運(yùn)算；實(shí)現(xiàn)算術(shù)運(yùn)算和邏輯運(yùn)算； 實(shí)現(xiàn)取指令、分析指令和執(zhí)行指令操作的控制；實(shí)現(xiàn)取指令、分析指令和執(zhí)行指令操作的控制； 實(shí)現(xiàn)異常處理以及中斷處理實(shí)現(xiàn)異常處理以及中斷處理.(.(電源故障、運(yùn)算溢出和外部設(shè)備的請(qǐng)電源故障、運(yùn)算溢出和外部設(shè)備的請(qǐng)求服務(wù)處理等求服務(wù)處理等) )。2.1 2.1 中央處理器中央處理器2.1.1 運(yùn)算器： 1.運(yùn)算器：實(shí)現(xiàn)數(shù)據(jù)的算術(shù)運(yùn)算和邏輯運(yùn)算的部件。 2.構(gòu)成： （P46圖2-1）算術(shù)邏輯單元（ALU）：主要由加法器所組成。多路選擇器（M1-M3）：由與或門組成。通用寄存器組（R1-R4）：由若干位觸發(fā)器所組成。標(biāo)志寄存器（FR

4、）： 由若干位觸發(fā)器和相應(yīng)的邏輯門電路組成，用來存放ALU運(yùn)算結(jié)果的一些狀態(tài)。 3.計(jì)算機(jī)內(nèi)三大總線： 數(shù)據(jù)總線（DBUS）、地址總線（ABUS）和控制總線（CBUS） 數(shù)據(jù)總線（DBUS）和控制總線（CBUS）分別由若干條 數(shù)據(jù)信號(hào)線和若干條控制信號(hào)線組成。a.組成： 算術(shù)邏輯單元（ALU）主要由加法器所組成。 若若CPUCPU字長(zhǎng)為字長(zhǎng)為1616位位, ,則該加法器至少由則該加法器至少由1616個(gè)個(gè)全加器全加器組成組成b.全加器全加器: : 一種能夠?qū)崿F(xiàn)一位二進(jìn)制數(shù)相加的邏輯部件一種能夠?qū)崿F(xiàn)一位二進(jìn)制數(shù)相加的邏輯部件( (P37）. .c.功能: 實(shí)現(xiàn)算術(shù)運(yùn)算（加、減、乘和除）和各種邏輯運(yùn)

5、算(與,或,非和異或).1.1.算術(shù)邏輯單元算術(shù)邏輯單元（ALU：Arithmetic Logic Unit ）a.組成： 通用寄存器組（R1-R4）由若干位觸發(fā)器所組成。 若CPU字長(zhǎng)為16位,則R1-R4寄存器分別由16個(gè)觸發(fā)器組成,存放16位的二進(jìn)制數(shù).b.工作原理： 每個(gè)寄存器都有一個(gè)打入脈沖（C7-C10），在打入脈沖的作用下（高電位1有效），可將DBUS上的數(shù)據(jù)打入某一寄存器上（寄存）。2.2.通用寄存器組（通用寄存器組（R1-R4R1-R4）例如:C7=1(高電位有效) R1寄存DBUS數(shù)據(jù)然后分別輸出給M1,M2兩個(gè)多路選擇器的輸入端 a.組成：由與或門組成b.工作原理：多路當(dāng)

6、中選擇一路輸出c.例 M1: A=R1C15+R2C14+R3C13+R4C12 若令控制信號(hào)C15=1,其他均為0，則： A=R1 （M2同M1） d.M3:ALU的一組輸出控制門,當(dāng)C23有效時(shí),ALU的運(yùn)算結(jié)果通過M3輸出給DBUS進(jìn)行傳遞3.3.多路選擇器（多路選擇器（M1-M3M1-M3）a.組成： 由若干位觸發(fā)器組成，用來存放ALU運(yùn)算結(jié)果的一些狀態(tài)。如,結(jié)果是否全0,是否有進(jìn)位等。 b.標(biāo)志寄存器： 又稱狀態(tài)寄存器或狀態(tài)控制器(PSW),為后續(xù)指令的執(zhí)行提供標(biāo)志。4.4.標(biāo)志寄存器（標(biāo)志寄存器（FRFR）進(jìn)位標(biāo)志位（C）：當(dāng)運(yùn)算結(jié)果的最高位有進(jìn)位時(shí)，該標(biāo)志位（觸發(fā)器）置“1”，否

7、則置“”。零標(biāo)志位（Z）： 當(dāng)運(yùn)算結(jié)果為全零時(shí)，該標(biāo)志位置“1”，否則為“0”。符號(hào)標(biāo)志位（S）： 當(dāng)運(yùn)算結(jié)果為負(fù)時(shí),該標(biāo)志器位置 “1” ,否則置“0”溢出標(biāo)志位（V）：當(dāng)運(yùn)算結(jié)果產(chǎn)生溢出時(shí)，該標(biāo)志器位置“1”，否則置“0”。奇偶標(biāo)志位（S）：當(dāng)運(yùn)算結(jié)果中“1”的個(gè)數(shù)為偶數(shù)時(shí)，該標(biāo)志器位置“1”，否則置“0”。 在不同的計(jì)算機(jī)中，標(biāo)志寄存器所設(shè)置的標(biāo)志位的數(shù)目和表示方法各有所不同，但至少都有上述五個(gè)標(biāo)志。 c.c.標(biāo)志寄存器的分類標(biāo)志寄存器的分類: :第第2 2章章 計(jì)算機(jī)系統(tǒng)的硬件計(jì)算機(jī)系統(tǒng)的硬件基本操作舉例基本操作舉例: :1）傳送操作：將R1寄存器中的數(shù)據(jù)傳送到R2寄存器 傳送指令：

8、MOV R2,R1 （R1-R2） 執(zhí)行該指令時(shí)，控制器將通過CUBS發(fā)出下列有效信號(hào)：C15=1，使R1的數(shù)據(jù)通過A組輸入端進(jìn)入ALU。C20=1，使A組輸入數(shù)據(jù)不經(jīng)任何處理便從ALU輸出。C23=1，使R1的各位數(shù)據(jù)直送到數(shù)據(jù)總線DBUS的對(duì)應(yīng)數(shù)據(jù)線上 . C8=1,將數(shù)據(jù)總線上的數(shù)據(jù)打入R2寄存器的對(duì)應(yīng)位。 至此，便將R1的內(nèi)容傳送到R2中 運(yùn)算器的基本工作原理示例第第2 2章章 計(jì)算機(jī)系統(tǒng)的硬件計(jì)算機(jī)系統(tǒng)的硬件 （2）加法操作：將R1的數(shù)據(jù)相加結(jié)果送入R2寄存器 加法指令： ADD R2，R1 （R1+ R2 - R2） 執(zhí)行該指令時(shí)，控制器將通過CBUS發(fā)出下列有效信號(hào)： C15=1

9、，使R1的數(shù)據(jù)經(jīng)A組輸入端進(jìn)入ALUC17=1，使R2的數(shù)據(jù)經(jīng)B組輸入端進(jìn)入ALU C21=1，在ALU中實(shí)現(xiàn)ADD（A+B），結(jié)果從ALU輸出C23=1，將結(jié)果直送到DBUS的數(shù)據(jù)線上C8=1,將數(shù)據(jù)線DB15-DB0上的結(jié)果打入R2寄存器中。 到此，完成了R1+R2的加法操作。此時(shí)，R1中的被加數(shù)仍保留著，而R2的加數(shù)已被沖掉，且保存著加法結(jié)果。第第2 2章章 計(jì)算機(jī)系統(tǒng)的硬件計(jì)算機(jī)系統(tǒng)的硬件 結(jié)論: 不難看出，運(yùn)算器實(shí)質(zhì)上只是提供了各種“數(shù)據(jù)的通路”。 在不同控制信號(hào)序列的控制下，讓數(shù)據(jù)從“原地址”出發(fā)， 途經(jīng)不同的“通路”，到達(dá)“目標(biāo)地址”，便可完成對(duì)數(shù)據(jù)的“加工”，即實(shí)現(xiàn)對(duì)數(shù)據(jù)的運(yùn)算

10、。 中央處理器中的控制器是統(tǒng)一指揮和控制計(jì)算機(jī)各個(gè)部件按時(shí)序協(xié)調(diào)操作的中心部件。 計(jì)算機(jī)的自動(dòng)計(jì)算過程就是執(zhí)行一個(gè)存入存儲(chǔ)器的一段程序的過程，而執(zhí)行程序的過程就是執(zhí)行一條條指令的過程，即周而復(fù)始地按一定的時(shí)序取指令、分析指令和執(zhí)行指令的過程。 由此可見，控制器應(yīng)具備下列功能:2.1.2 2.1.2 控制器控制器 控制器功能控制器功能: : 根據(jù)指令在存儲(chǔ)器中的存放地址根據(jù)指令在存儲(chǔ)器中的存放地址, ,從存儲(chǔ)器中從存儲(chǔ)器中取取出出指令指令, ,并并對(duì)該指令進(jìn)行對(duì)該指令進(jìn)行分析分析，以，以判別判別取出的取出的指令指令是一條什么指令。是一條什么指令。 根據(jù)判別的結(jié)果，按一定的根據(jù)判別的結(jié)果，按一定的

11、時(shí)序時(shí)序發(fā)出發(fā)出指令所需要的一組指令所需要的一組操操作控制信號(hào)作控制信號(hào)，如前所述，如前所述C7C7，C8C8等控制信號(hào)。等控制信號(hào)。由于這些控制信號(hào)所由于這些控制信號(hào)所完成的操作是計(jì)算機(jī)中最簡(jiǎn)單的完成的操作是計(jì)算機(jī)中最簡(jiǎn)單的“微小微小”操作，故稱為操作，故稱為微操作微操作(micro operation)(micro operation)控制信號(hào)。控制信號(hào)。這些信號(hào)通過控制總線這些信號(hào)通過控制總線CBUSCBUS送到送到計(jì)算機(jī)的運(yùn)算器存儲(chǔ)器及輸入輸出設(shè)備等部件。計(jì)算機(jī)的運(yùn)算器存儲(chǔ)器及輸入輸出設(shè)備等部件。 當(dāng)執(zhí)行完一條指令后，便當(dāng)執(zhí)行完一條指令后，便自動(dòng)自動(dòng)從存儲(chǔ)器中從存儲(chǔ)器中取取出出下一條要

12、執(zhí)下一條要執(zhí)行的指令行的指令。 為了實(shí)現(xiàn)上述功能，為了實(shí)現(xiàn)上述功能，控制器一般應(yīng)由控制器一般應(yīng)由指令部件，時(shí)序部件和指令部件，時(shí)序部件和微操作控制部件等組成。微操作控制部件等組成。 控制器的組成控制器的組成: :1指令部件 指令部件包括：程序計(jì)數(shù)器（PC）指令寄存器（IR）指令譯碼器（ID）和地址形成器等(1)程序計(jì)數(shù)器（PC） 程序計(jì)數(shù)器（PC：Program Counter）由若干位觸發(fā)器及邏輯門所組成，用來存放將要執(zhí)行的指令在存儲(chǔ)器中的存放地址。 通常，指令是按順序執(zhí)行的，每當(dāng)按程序計(jì)數(shù)器所提供的地址從存儲(chǔ)器取出現(xiàn)行指令后，程序計(jì)數(shù)器就自動(dòng)加1（記PC=PC+1），指向下一條指令在存儲(chǔ)器

13、的存放地址。 據(jù)此，程序計(jì)數(shù)器也稱為指令地址計(jì)數(shù)器，簡(jiǎn)稱指令計(jì)數(shù)器。 當(dāng)遇到轉(zhuǎn)移指令時(shí)，控制器將把轉(zhuǎn)移后的指令地址通過地址形成器送入程序計(jì)數(shù)器，使程序計(jì)數(shù)器的內(nèi)容被指定的地址所取代。這樣按此地址從存儲(chǔ)器中取出指令，便改變了程序的執(zhí)行順序，實(shí)現(xiàn)了程序的轉(zhuǎn)移。 程序計(jì)數(shù)器中的指令地址是通過地址總線（ABUS）傳送到存儲(chǔ)器的，以實(shí)現(xiàn)按此地址從存儲(chǔ)器中取出指令。(2)指令寄存器（IR） 指令寄存器（IR：Instruction Register）是由若干位觸發(fā)器所組成的，用來存放從存儲(chǔ)器取出的指令。 基本指令格式如下： 其中，操作碼占4位，可有24=16種操作代碼； 地址碼d占12位，其編碼范圍為02

14、12-1。 從存儲(chǔ)器中取出的指令是通過數(shù)據(jù)總線（DBUS）送入指令寄存器的。(3)指令譯碼器（ID） 指令譯碼器（ID：Instruction Decoder）是由門組合線路所組成，用來實(shí)現(xiàn)對(duì)指令操作碼譯碼。 對(duì)基本指令中的4位操作碼進(jìn)行譯碼，即有24=16種不同的譯碼信號(hào)。原理： 譯碼信號(hào)識(shí)別了指令所要求進(jìn)行的操作，并“告訴”微操作控制部件，以便由該部件發(fā)出完成該操作所需要的控制信號(hào).時(shí)序部件 計(jì)算機(jī)執(zhí)行一條指令是通過按一定的時(shí)間順序執(zhí)行一系列微操作實(shí)現(xiàn)的，如前例中完成R1+ R2 - R2操作，控制器必須按時(shí)間順序依次發(fā)出C17，C15，C21，C23，C8等控制信號(hào)，這一“時(shí)間順序”就是

15、通常所說的“時(shí)標(biāo)”。計(jì)算機(jī)中的“時(shí)標(biāo)”是由時(shí)標(biāo)發(fā)生器（TU）產(chǎn)生的，它由節(jié)拍脈沖發(fā)生器和啟停線路所組成。在主脈沖振蕩器（MF）所產(chǎn)生的主脈沖（CLK）驅(qū)動(dòng)下，時(shí)標(biāo)發(fā)生器（TU）將產(chǎn)生時(shí)標(biāo)信號(hào)T1T4（課本P50圖2-3），其先后順序反映了“時(shí)間順序”，構(gòu)成了計(jì)算機(jī)中的“時(shí)標(biāo)”。若將一條指令所包含的一系列微操作安排在不同的節(jié)拍中即可實(shí)現(xiàn)對(duì)微操作的定時(shí)。 微操作控制部件微操作控制部件（MOCU：Micro Operation Control Unit）的功能是 ：綜合時(shí)序部件所產(chǎn)生的時(shí)標(biāo)信號(hào)和指令譯碼器所產(chǎn)生的譯碼信號(hào)，發(fā)出取指令和執(zhí)行指令所需要的一系列微操作信號(hào)。 通常采用兩種設(shè)計(jì)方法來實(shí)現(xiàn)：

16、組合邏輯（combinational logic） 微程序邏輯(microprogram logic) 下面簡(jiǎn)要介紹用這兩種方法構(gòu)成微操作控制部件的基本原理。(1)組合邏輯控制 采用這種控制方式，微操作信號(hào)是由組合線路產(chǎn)生的。 該組合線路的輸入變量是指令操作碼的譯碼信號(hào)、時(shí)標(biāo)發(fā)生器產(chǎn)生的節(jié)拍及標(biāo)志寄存器輸出的狀態(tài)信號(hào)，該組合線路的輸出函數(shù)則是指令的微操作信號(hào)。 這樣，微操作控制部件的設(shè)計(jì)就歸結(jié)為組合線路的設(shè)計(jì)，現(xiàn)以加法指令A(yù)DD R2，R1和傳送指令MOV R2，R1為例，說明如何產(chǎn)生這兩條指令的微操作信號(hào)。 a.計(jì)算機(jī)指令操作的實(shí)質(zhì):按一定的時(shí)間順序執(zhí)行一系列微操作而完成的,即按一定的時(shí)間順

17、序打開或關(guān)閉數(shù)據(jù)通路中的一些門。 b.令: 1=“執(zhí)行”,0=“不執(zhí)行” 則: 可以用一個(gè)字的不同位來表示不同的微操作控制。 c.微指令: 操作碼段二進(jìn)制各位的值（1或0）將直接產(chǎn)生不同的微操作信號(hào)，稱這一控制字為一條微指令(micro instruction)，存放微指令的存儲(chǔ)器稱為控制存儲(chǔ)器（control memory） 這樣,我們就可以用若干條微指令編制一段微程序（micro program），并通過對(duì)微程序的執(zhí)行來實(shí)現(xiàn)一條指令所要求的操作。(2)微程序邏輯控制 1.構(gòu)成： 微操作碼段 和 微地址碼段 2.功能:3.令: 微操作碼由30位二進(jìn)制碼組成，則可定義30個(gè)微命令（C1C30）

18、。微操作碼段的各位定義了不同的微命令。微指令格式： 這樣，我們就可以用若干條微指令編制一段微程序（micro program），并通過對(duì)微程序的執(zhí)行來實(shí)現(xiàn)一條指令所要求的微操作。微地址碼段: 包含下一微指令地址及狀態(tài)條件，用來指出下一條微指令在存儲(chǔ)器中存放的地址，以便在本條微指令執(zhí)行完畢后，按此地址從控制存儲(chǔ)器中取出下一條微指令。例：實(shí)現(xiàn)指令MOV R2，R1的微程序 微程序邏輯控制方式的設(shè)計(jì)思想與傳統(tǒng)的組合邏輯控制方式完全不同，它是建立在微程序設(shè)計(jì)技術(shù)的基礎(chǔ)上。概括地說，每一條機(jī)器指令是用一段微程序來解釋，而微程序由微指令組成，每一條微指令可產(chǎn)生一個(gè)或多個(gè)可同時(shí)執(zhí)行的微操作。按此原理來組成微

19、操作控制部件需解決下列幾個(gè)問題： 如何存放微程序？如何使微程序與每一條機(jī)器指令相對(duì)應(yīng)？如何讀取微指令（順序或跳轉(zhuǎn)）？如何由微操作碼來產(chǎn)生微操作信號(hào)？ 請(qǐng)仔細(xì)閱讀課本P52-P53內(nèi)容： MOV R2，R1 MOV R2，R1 組合邏輯控制的優(yōu)缺點(diǎn)： 缺點(diǎn)：從原理上講，用組合邏輯來組成微操作控制部件并不困難，但當(dāng)指令的數(shù)量和種類很多時(shí)，這一工作將變得非常復(fù)雜，它不僅要求設(shè)計(jì)者非常熟悉每條指令所包含的微操作（或稱指令流程），而且要熟悉數(shù)據(jù)通路及計(jì)算機(jī)的時(shí)標(biāo)系統(tǒng)。一旦設(shè)計(jì)完成，微操作控制部件將是一個(gè)凌亂的樹形網(wǎng)絡(luò)，要想對(duì)某一指令稍作修改或增加新的指令，都將形成牽一發(fā)而動(dòng)全身的局面，修改、增補(bǔ)和檢查都

20、較困難。 優(yōu)點(diǎn)： 微操作信號(hào)只要通過幾級(jí)門電路的延時(shí)便可產(chǎn)生，因而速度較快。因此，這種控制方式在指令種類較少的簡(jiǎn)單計(jì)算機(jī)或速度要求較高的高速計(jì)算機(jī)中獲得廣泛應(yīng)用。優(yōu)點(diǎn)： 微程序控制器結(jié)構(gòu)規(guī)范，易于實(shí)現(xiàn)對(duì)指令的修改、增刪及控制器的調(diào)試等。缺點(diǎn)： 由于機(jī)器指令是通過執(zhí)行一段微程序來實(shí)現(xiàn)的，指令的執(zhí)行和存取都需要一定的時(shí)間，所以導(dǎo)致整體速度較慢。 微程序邏輯控制優(yōu)缺點(diǎn)1.8086處理器2.80486處理器3.Pentium處理器2.1.3 80X86 CPU結(jié)構(gòu)舉例( (課本課本P54P54) )中央處理器(CPUCPU：Central Processing UnitCentral Processi

21、ng Unit )1.CPU的結(jié)構(gòu)：由運(yùn)算器和控制器兩部分組成。在微型計(jì)算機(jī)中，CPU被集成在一塊超大規(guī)模集成電路上，也稱微處理器。主頻主頻：CPUCPU內(nèi)部工作的時(shí)鐘頻率內(nèi)部工作的時(shí)鐘頻率, ,是是CPUCPU運(yùn)行運(yùn)算時(shí)的工作頻率。運(yùn)行運(yùn)算時(shí)的工作頻率。外頻：外頻：主板上提供一個(gè)基準(zhǔn)節(jié)拍供各部件使用，主板提供的節(jié)拍稱主板上提供一個(gè)基準(zhǔn)節(jié)拍供各部件使用，主板提供的節(jié)拍稱為外頻。為外頻。倍頻倍頻：CPUCPU作頻率以外頻的若干倍工作。作頻率以外頻的若干倍工作。CPUCPU主頻是外頻的倍數(shù)稱為主頻是外頻的倍數(shù)稱為CPUCPU的倍頻。這樣的倍頻。這樣 CPU CPU工作頻率倍頻外頻工作頻率倍頻外頻基

22、本字長(zhǎng)：基本字長(zhǎng)：CPUCPU一次一次處理處理的二進(jìn)制數(shù)的位數(shù)的二進(jìn)制數(shù)的位數(shù)地址總線寬度：地址總線寬度：地址總線寬度（地址總線的位數(shù)）決定了地址總線寬度（地址總線的位數(shù)）決定了CPUCPU可以可以訪問的存儲(chǔ)器的容量訪問的存儲(chǔ)器的容量，不同型號(hào)的，不同型號(hào)的CPUCPU總線寬度不同，因而使用的總線寬度不同，因而使用的內(nèi)存的最大容量也不一樣。內(nèi)存的最大容量也不一樣。 數(shù)據(jù)總線寬度：數(shù)據(jù)總線寬度：數(shù)據(jù)總線寬度決定了數(shù)據(jù)總線寬度決定了CPUCPU與內(nèi)存、輸入輸出設(shè)備與內(nèi)存、輸入輸出設(shè)備之間一次之間一次數(shù)據(jù)傳輸?shù)男畔⒘繑?shù)據(jù)傳輸?shù)男畔⒘俊?上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 高速緩存：高速緩存：是可以

23、進(jìn)行高速是可以進(jìn)行高速數(shù)據(jù)交換數(shù)據(jù)交換的存儲(chǔ)器，它先于內(nèi)存于的存儲(chǔ)器，它先于內(nèi)存于CPU CPU 交換數(shù)據(jù)。交換數(shù)據(jù)。 L1L1高速緩存：高速緩存：存取速度比一般內(nèi)存快38倍。L1緩存也稱片內(nèi)緩存，容量一般在64KB 218KB之間。 L2L2高速緩存高速緩存：通常做在主板上，目前有些CPU將二級(jí)緩存也做到了CPU芯片內(nèi)。容量一般在512KB 1024KB之間，有的甚至在1M以上。 CPU CPU 的接口方式：的接口方式：指指CPU CPU 安裝在電腦主板上時(shí)使用的插座類型，主安裝在電腦主板上時(shí)使用的插座類型，主要有針腳式的要有針腳式的Socket Socket 和插卡式的和插卡式的Slot

24、Slot 兩種。兩種。工作電壓：工作電壓：工作電壓是指工作電壓是指CPUCPU正常工作時(shí)所需要的電壓。正常工作時(shí)所需要的電壓。協(xié)處理器：協(xié)處理器：含有內(nèi)置協(xié)處理器的含有內(nèi)置協(xié)處理器的CPUCPU可以加快特定類型的數(shù)值計(jì)算?？梢约涌焯囟愋偷臄?shù)值計(jì)算。某些需要進(jìn)行復(fù)雜運(yùn)算的軟件系統(tǒng)需要協(xié)處理器支持。某些需要進(jìn)行復(fù)雜運(yùn)算的軟件系統(tǒng)需要協(xié)處理器支持。PentiumPentium以上以上的的CPUCPU都內(nèi)置了協(xié)處理器。都內(nèi)置了協(xié)處理器。 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) Pentium II:1997Pentium II:1997年將多媒體技術(shù)年將多媒體技術(shù) 擺上臺(tái)面的擺上臺(tái)面的CPUCPU賽揚(yáng)

25、賽揚(yáng)/ /奔奔3:19993:1999年多事之秋！至強(qiáng)齊聚首年多事之秋！至強(qiáng)齊聚首Pentium 4:2000Pentium 4:2000年空前強(qiáng)大經(jīng)久不衰的年空前強(qiáng)大經(jīng)久不衰的系列系列CPUCPU 80386:198580386:1985年帶領(lǐng)我們進(jìn)入年帶領(lǐng)我們進(jìn)入3232位時(shí)代的位時(shí)代的CPUCPU 80486:1989 80486:1989年首嘗年首嘗RISCRISC性能提升性能提升4 4倍的倍的CPUCPU Pentium:1993 Pentium:1993年第一款與數(shù)字無關(guān)的年第一款與數(shù)字無關(guān)的CPUCPU Pentium Pro:1995 Pentium Pro:1995年首款為服

26、務(wù)器設(shè)計(jì)年首款為服務(wù)器設(shè)計(jì)CPUCPU Itanium :2001Itanium :2001年年 里程碑似的里程碑似的6464位位時(shí)代到來時(shí)代到來 Pentium M :2003Pentium M :2003年年 移動(dòng)、網(wǎng)絡(luò)、移動(dòng)、網(wǎng)絡(luò)、節(jié)能的鐵騎節(jié)能的鐵騎 雙核處理器雙核處理器:2005:2005年開創(chuàng)雙核處理器年開創(chuàng)雙核處理器新紀(jì)元新紀(jì)元 4004:Intel4004:Intel歷史上的首款微處理器歷史上的首款微處理器 8008: 8008:最早的家用電腦使用的最早的家用電腦使用的CPUCPU 8086:1978 8086:1978年確立年確立x86x86地位創(chuàng)造商業(yè)奇跡地位創(chuàng)造商業(yè)奇跡的

27、的CPUCPU 80286:1982 80286:1982年俗稱年俗稱“286286”CPUCPU 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 8008 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 8086和8088 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 80286 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 80386芯片 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 80486芯片 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) Pentium 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) Pentium Pro 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 第第2 2章章 計(jì)算機(jī)系統(tǒng)的硬件計(jì)算機(jī)系統(tǒng)的

28、硬件Pentium II 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) Celeron(賽揚(yáng))處理器 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) Pentium III 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) Pentium 4、Celeron 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) Itanium 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) Pentium M 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 雙核處理器Core Yonah 65nm核心照片 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) P3裝裝CPU裝裝CPU和風(fēng)扇和風(fēng)扇裝裝CPU電源線電源線 分析：分析：計(jì)算機(jī)的硬件由五個(gè)部分

29、組成，分別是輸入設(shè)備、輸出設(shè)備、存儲(chǔ)器、運(yùn)算器和 控制器。 其中運(yùn)算器和控制器合在一起又稱為中央處理器（CPU）， CPU是計(jì)算 機(jī)硬件系統(tǒng)中最核心的部件。例例1：計(jì)算機(jī)硬件系統(tǒng)中最核心的部件是（：計(jì)算機(jī)硬件系統(tǒng)中最核心的部件是（ ）。）。 A）主存儲(chǔ)器）主存儲(chǔ)器 B）CPU C）磁盤）磁盤 D）輸入輸出設(shè)備）輸入輸出設(shè)備結(jié)論：答案應(yīng)選結(jié)論：答案應(yīng)選 B B） 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 主存儲(chǔ)器：，也稱內(nèi)主存儲(chǔ)器：，也稱內(nèi)存，存儲(chǔ)直接與存，存儲(chǔ)直接與CPU交換的信息，由半導(dǎo)交換的信息，由半導(dǎo)體存儲(chǔ)器組成。體存儲(chǔ)器組成。 輔助存儲(chǔ)器：也稱外輔助存儲(chǔ)器：也稱外存，存放當(dāng)前不立即存，存放

30、當(dāng)前不立即使用的信息，它與主使用的信息，它與主存儲(chǔ)器批量交換信息，存儲(chǔ)器批量交換信息，由磁帶機(jī)、磁盤機(jī)及由磁帶機(jī)、磁盤機(jī)及光盤機(jī)組成。光盤機(jī)組成。 計(jì)算機(jī)存儲(chǔ)計(jì)算機(jī)存儲(chǔ)器是存放數(shù)器是存放數(shù)據(jù)和程序的據(jù)和程序的設(shè)備設(shè)備定義定義分類分類地位地位要求要求 隨機(jī)訪問；隨機(jī)訪問； 工作速度快；工作速度快； 具有一定的存具有一定的存儲(chǔ)容量?jī)?chǔ)容量主存儲(chǔ)器是能由主存儲(chǔ)器是能由CPU直接編程訪直接編程訪問的存儲(chǔ)器，它問的存儲(chǔ)器，它存放需要執(zhí)行的存放需要執(zhí)行的程序與需要處理程序與需要處理的數(shù)據(jù)。的數(shù)據(jù)。 只能臨時(shí)存放只能臨時(shí)存放數(shù)據(jù)，不能長(zhǎng)久數(shù)據(jù)，不能長(zhǎng)久保存數(shù)據(jù)。保存數(shù)據(jù)。 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè)

31、 寫信號(hào)，該信號(hào)將寫信號(hào)，該信號(hào)將數(shù)據(jù)寫入存儲(chǔ)體數(shù)據(jù)寫入存儲(chǔ)體地址總線，傳送地址總線，傳送指令和操作數(shù)的指令和操作數(shù)的地址碼地址碼DBUS DBUS 數(shù)據(jù)總線，傳數(shù)據(jù)總線，傳送讀出送讀出/ /寫入數(shù)據(jù)寫入數(shù)據(jù)讀信號(hào)，該信讀信號(hào)，該信號(hào)將數(shù)據(jù)從存號(hào)將數(shù)據(jù)從存儲(chǔ)體讀出儲(chǔ)體讀出片選信號(hào)。該信號(hào)有效，片選信號(hào)。該信號(hào)有效，表示存儲(chǔ)器芯片被選中；表示存儲(chǔ)器芯片被選中；否則，該芯片不工作否則，該芯片不工作 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 第第2 2章章 計(jì)算機(jī)系統(tǒng)的硬件計(jì)算機(jī)系統(tǒng)的硬件 存儲(chǔ)體（存儲(chǔ)體（MBMB：Memory BankMemory Bank）由存儲(chǔ)單元組成，每個(gè)單元包含若干個(gè)存儲(chǔ)元件

32、，每個(gè)存儲(chǔ)元件可存儲(chǔ)（“”或“”）。每個(gè)存儲(chǔ)單元有一個(gè)編號(hào),稱之為，簡(jiǎn)稱“地址”。 通常一個(gè)存儲(chǔ)單位由8個(gè)存儲(chǔ)元件組成，可存放一個(gè)字節(jié)的數(shù)據(jù)，存儲(chǔ)體所包含的存儲(chǔ)單元總數(shù)稱之為。 地址寄存器（地址寄存器（MARMAR）：地址寄存器由若干個(gè)觸發(fā)器組成，用來存放訪問存儲(chǔ)器的地址。地址寄存器的長(zhǎng)度（即位數(shù)）應(yīng)該與寄存器的容量相匹配。如寄存器的容量為1K，這地址寄存器的長(zhǎng)度至少為2i=1K,即i=10。 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 地址譯碼和驅(qū)動(dòng)器地址譯碼和驅(qū)動(dòng)器實(shí)現(xiàn)對(duì)地址寄存器所提供的地址碼進(jìn)行譯碼，經(jīng)驅(qū)動(dòng)器的電流放大“選中”某一存儲(chǔ)單元。如地址寄存器所提供的地址碼為“000100”，則選中

33、存儲(chǔ)體的第4號(hào)存儲(chǔ)單元。 數(shù)據(jù)寄存器數(shù)據(jù)寄存器(MDR) (MDR) 數(shù)據(jù)寄存器由若干為觸發(fā)器組成，用來暫時(shí)存放從存儲(chǔ)單元中讀出的數(shù)據(jù)（或指令），或暫存從數(shù)據(jù)總線來的即將寫入存儲(chǔ)單元的數(shù)據(jù)。數(shù)據(jù)寄存器的寬度（W）應(yīng)該與存儲(chǔ)單元的長(zhǎng)度相匹配。 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 讀寫放大電路讀寫放大電路實(shí)現(xiàn)信息電平的轉(zhuǎn)換，即將存儲(chǔ)元件表示“1”和“0”的電平轉(zhuǎn)換為數(shù)據(jù)寄存器中觸發(fā)器所需的電平； 反之亦然。 讀讀/ /寫控制電路寫控制電路根據(jù)計(jì)算機(jī)的控制器發(fā)來的“存儲(chǔ)器讀/寫”信號(hào)發(fā)出實(shí)現(xiàn)存儲(chǔ)器讀寫操作的控制信號(hào)。 片選信號(hào)：是由若干位地址碼經(jīng)譯碼而形成的。當(dāng)CS=0時(shí)，該存儲(chǔ)器芯片工作；否則，

34、該芯片不工作。 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 讀操作過程步驟：讀操作過程步驟： 2.發(fā)讀命令；發(fā)讀命令；3.從存儲(chǔ)器讀出數(shù)據(jù)從存儲(chǔ)器讀出數(shù)據(jù)1.送地址；送地址； 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 寫操作過程步驟：寫操作過程步驟： 2.送數(shù)據(jù)；送數(shù)據(jù)；3.將數(shù)據(jù)寫入存儲(chǔ)器將數(shù)據(jù)寫入存儲(chǔ)器1.送地址；送地址； 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 存儲(chǔ)容量存儲(chǔ)容量一般指存儲(chǔ)體所包含的存儲(chǔ)單元數(shù)量（N），通常稱為“實(shí)際裝機(jī)容量”存儲(chǔ)器容量越大，所能存放程序和數(shù)據(jù)就越多，計(jì)算機(jī)解題能力就越強(qiáng)。 存取時(shí)間和存儲(chǔ)周期存取時(shí)間和存儲(chǔ)周期是表征存儲(chǔ)器工作速度的兩個(gè)技術(shù)指標(biāo)。 取數(shù)時(shí)間（TA）是指存

35、儲(chǔ)器從接受命令到被讀出數(shù)據(jù)穩(wěn)定在數(shù)據(jù)寄存器（MDR）的輸出端所需之時(shí)間。 存儲(chǔ)周期（TMC）是指兩次獨(dú)立的存取操作之間所需的最短時(shí)間。通常，TMC要比TA時(shí)間長(zhǎng)。存取速率存取速率 單位時(shí)間內(nèi)主存與外部 （如CPU） 之間交換信息的總位數(shù)WT1CMC 可靠性可靠性 用平均故障間隔時(shí)間MTBF來描述，即兩次故障之間的平均時(shí)間間隔。 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 半導(dǎo)體存儲(chǔ)器的分類（按材料分）半導(dǎo)體存儲(chǔ)器的分類（按材料分） 雙極型TTL：高速. 單極型MOS：容量大、集成度高、制造簡(jiǎn)單、成本低、功耗小應(yīng)用廣泛。 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 雙極型雙極型TTLTTL：高速：高速單極型

36、單極型MOSMOS：容：容量大、集成度高、量大、集成度高、制造簡(jiǎn)單、成本低制造簡(jiǎn)單、成本低功耗小應(yīng)用廣泛功耗小應(yīng)用廣泛按材料按材料分分 類類按存取按存取分類分類ROMROMText in here 可以讀出、也可以寫入；可以讀出、也可以寫入； 隨機(jī)存取，意味著存取任一隨機(jī)存取，意味著存取任一單元所需的時(shí)間相同；單元所需的時(shí)間相同； 當(dāng)斷電后，存儲(chǔ)內(nèi)容立即消當(dāng)斷電后，存儲(chǔ)內(nèi)容立即消失，稱為易失性失，稱為易失性隨機(jī)存儲(chǔ)器（隨機(jī)存儲(chǔ)器（RAMRAM）只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROMROM） ROM中一旦有了信息，就不能輕易改變，也不會(huì)中一旦有了信息，就不能輕易改變，也不會(huì)在掉電時(shí)丟失，是只供讀出的存儲(chǔ)

37、器。在掉電時(shí)丟失，是只供讀出的存儲(chǔ)器。 結(jié)構(gòu)簡(jiǎn)單，所以位密度比可讀寫存儲(chǔ)器高結(jié)構(gòu)簡(jiǎn)單，所以位密度比可讀寫存儲(chǔ)器高 具有非易失性，所以可靠性高具有非易失性，所以可靠性高RAMRAM 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 1.1.半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類這類ROM的內(nèi)部信息是在制作集成電路新芯片時(shí)，用定做的掩模寫入的，制作后用戶不能再修改。固定掩模型固定掩模型ROMROMPROMPROM可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器E2PROM是電擦除是電擦除可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器EPROM可擦除可可擦除可編程只讀存儲(chǔ)器編程只讀存儲(chǔ)器這類ROM的內(nèi)部信息是由用戶按需要寫入的，但只允許編程一

38、次這類ROM的內(nèi)部信息可多次改寫。它的內(nèi)容通過紫外光照射可以擦除，這種靈活性使EPROM得到廣泛的應(yīng)用包含了 EPROM的全部功能，而在擦除與編程方面更加方便這就使E2PROM比EPROM有更大的靈活性和更廣泛的適應(yīng)性 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 分析：分析：根據(jù)幾種只讀存儲(chǔ)器的特點(diǎn)得知,固定ROM的內(nèi)容一經(jīng)固定不可再更改，可編程ROM（PROM）允許編程1次，可擦除可再編程ROM（EPROM）允許多次反復(fù)編程。本題中所問為可編程ROM允許的編程次數(shù)，故應(yīng)選擇1次。例例2：可編程只讀存儲(chǔ)器（：可編程只讀存儲(chǔ)器（PROM）允許用的編程次數(shù)是（）允許用的編程次數(shù)是（ ）。）。 A）l次次 B）2次次 C）3次次 D）多次反復(fù)）多次反復(fù)結(jié)論：答案應(yīng)選結(jié)論：答案應(yīng)選 A A） 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) 固定卡口內(nèi)存顆粒顆?？瘴籔CB 基板金手指 上一頁(yè)上一頁(yè) 返返 回回下一頁(yè)下一頁(yè) . .存儲(chǔ)元件存儲(chǔ)元件1)功能：用來存儲(chǔ)一位的二進(jìn)制信息(“1”或“0”)2)分類: 一是用觸發(fā)器作為存儲(chǔ)元件，如雙極型和MOS型靜態(tài)RAM（SRAM: Static RAM）； 二是用電容器作為存儲(chǔ)元件，電容充電時(shí)為“1”，放電時(shí)為“0”，如MOS型動(dòng)態(tài)RAM（DRAM: Dynamic RAM） 三是用晶體管作為存儲(chǔ)元件,管子導(dǎo)通時(shí)為“0”，截止時(shí)為“1”，如ROM。 下面