ST-BUS收發(fā)功能電路的設(shè)計

1、摘要：ST-BUS(即SerialTelecomBUS,串行電信總線)是通信設(shè)備內(nèi)部模塊間實現(xiàn)數(shù)據(jù)交換的串行通信總線。文中結(jié)合某型專用通信系統(tǒng)設(shè)備的E1接口電路設(shè)計，在簡要介紹ST-BUS規(guī)范基礎(chǔ)上，分析ST-BUS收發(fā)功能模塊的設(shè)計，給出了采用CPLD與MCU實現(xiàn)ST-BUS收發(fā)功能模塊的簡化電路原理圖以及HDL實現(xiàn)模塊的綜合后時序仿真結(jié)果。關(guān)鍵詞：收發(fā)模塊ST-BUSCPLDMCU中圖分類號：TN81文獻標識碼：A文章編號：1007-9416(2011)08-0053-03DesigncircuitofST-BUStransceivermoduleLUOHai1,WANGLi2(1.Dep

2、artmentofCommunicationEngineeringoftheCEC,Chengdu,Sichuan,611730;2.SchoolofInformationandEngineeringTechnologyoftheSICAU,Yaan,Sichuan,625014)Abstract:TheST-BUS(SerialTelecomBUS)isaserialbusbetweenhostandsubmoduleswithincommunicationequipments.WithdesigningpracticeofE1interfacetosomespecialcommunicat

3、ionsystem,theST-BUSprotocolcriterionisintroduced,anddesignofST-BUStransceivermoduleisanalysed,whilepresentingasimplifiedschematiccircuitdiagramforthemoduleusingCPLD&MCU,andsimulationgraphicsofsysthesizedmodelsbasedonHDL.Keywords:TransceiverModuleST-BUSCPLDMCU1、引言作為最為龐大的綜合化數(shù)字網(wǎng)絡(luò)，如今的電信系統(tǒng)a除提供傳統(tǒng)電話業(yè)務(wù)外

4、，也提供專用通信系統(tǒng)的數(shù)據(jù)中繼服務(wù)。因E1信號接入方式簡單，一般電信交換機都會預(yù)留部分E1接入端口以供專用通信系統(tǒng)使用。為滿足電信網(wǎng)接入要求并充分利用線路資源，E1終端子系統(tǒng)內(nèi)部常采用ST-BUS總線對各路用戶數(shù)據(jù)進行復(fù)接或解復(fù)接，并實現(xiàn)與E1信號的轉(zhuǎn)換?？紤]到專用接口芯片針對某一種或幾種標準接口而設(shè)計，已無法滿足所有接口標準（尤其是新型接口標準）要求。為使各種接口都能與電信線路進行數(shù)據(jù)交換，且系統(tǒng)配置能更加靈活，文中所述模塊的電路設(shè)計采用了先進的可編程器件來實現(xiàn)，便于多種接口的混合接入。鑒于接口種類及標準繁多，文中著重討論外部接口與ST-BUS通信的公共模塊（即2、ST-BUS協(xié)議規(guī)范在電信

5、設(shè)備內(nèi)部，模塊互連普遍采用總線架構(gòu)，其中應(yīng)用最為廣泛的是ST-BUS。著名的電信芯片制造商Zarlink半導(dǎo)體公司根據(jù)電信模塊化應(yīng)用的需求分析，對ST-BUS的信號及時序規(guī)范作出明確的定義，在很大程度上簡化了不同模塊間的通信方式，能傳輸包括音頻、視頻、控制信息等數(shù)據(jù)信息。ST-BUS是一種傳輸數(shù)字信息的高速同步串行通信總線1，總線信號包括幀同步、位時鐘和串行數(shù)據(jù)，其幀結(jié)構(gòu)如圖1所示。幀同步信號是周期性的負脈沖，分為兩種類型：類型0和類型1。類型0：同步脈沖僅出現(xiàn)在幀開頭的第一個位時鐘周期內(nèi)，如圖1所示，它決定總線上各模塊何時開始收或發(fā)一幀信息數(shù)據(jù)流。類型1：同步脈沖也出現(xiàn)在幀開頭且維持8個位時

6、鐘周期（即一個時隙周期），在此期間總線上各部件同時也在收或發(fā)信息數(shù)據(jù)流，如圖2所示。相比于類型0，類型1同步方式應(yīng)用較少。此外，考慮到模塊間通信速率的匹配，ST-BUS定義了16.384MHz、8.192MHz、4.096MHz和2.048MHz四種標準時鐘頻率，均可作部件內(nèi)部時鐘，但任意時刻只擇其一，而自適應(yīng)系統(tǒng)則采取自動選擇模式。除了基準時鐘2,048MHz外，其它時鐘頻率均為相應(yīng)數(shù)據(jù)速率的兩倍，即ST-BUS支持最大數(shù)據(jù)速率為8.192Mbps。假設(shè)ST-BUS速據(jù)速率為2.048Mbps，則時鐘頻率可在2.048MHz與4.096MHz中任取其一。由圖1可知，ST-BUS一個完整幀周期

7、為125us,根據(jù)不同時鐘頻率，每幀分為不同時隙數(shù)，而實際應(yīng)用中常采用每幀32時隙方式。3、ST-BUS收發(fā)電路與CPLD邏輯設(shè)計3.1 ST-BUS收發(fā)電路設(shè)計要實現(xiàn)完整的ST-BUS收發(fā)功能模塊，首先介紹一下ST-BUS收發(fā)功能模塊的電路設(shè)計。經(jīng)簡化的ST-BUS收發(fā)功能模塊電路原理圖，如圖3所示。該電路以Altera公司MAX7000S系列具有128個宏單元的CPLD器件EPM7128SLC84-15為核心元件，由4.096MHz有源晶振提供系統(tǒng)時鐘，采用10針雙列直插的JTAG接口實現(xiàn)CPLD在線編程。電路中，單片機（AT89C51）作為收發(fā)控制器，外接晶體為22.1184MHz，通過

8、SPI接口設(shè)置收發(fā)模塊的工作模式、時隙參數(shù)等，也可通過SPI或P0口讀（或?qū)懀㏒T-BUS收發(fā)模塊接收（或發(fā)送）的數(shù)據(jù)，并通過RS-232C接口（采用芯片MAX232ACPE實現(xiàn)電平轉(zhuǎn)換）與計算機通信（實現(xiàn)數(shù)據(jù)交換）。ST-BUS收發(fā)模塊還設(shè)置了2個中斷輸出信號，并分別連接到單片機中斷輸入引腳和。因此，單片機也可采取中斷方式來讀取ST-BUS收發(fā)模塊的發(fā)送狀態(tài)或接收到的數(shù)據(jù)。3.2 ST-BUS收發(fā)模塊設(shè)計ST-BUS收發(fā)模塊的功能是實現(xiàn)ST-BUS總線串行數(shù)據(jù)的發(fā)送的模塊設(shè)計。針對圖1所示同步方式，在同步狀態(tài)下，同步脈沖在第0時隙開始第一個C2上升沿處保持低電平，ST-BUS收發(fā)數(shù)據(jù)規(guī)則：在

9、時鐘C2上升沿時發(fā)送端將數(shù)據(jù)位送上總線，而在C2下降沿時接收端采樣并讀取數(shù)據(jù)。實際上，ST-BUS收發(fā)模塊一端往往接到外部接口的數(shù)據(jù)交換單元，而且經(jīng)控制接口可設(shè)置各路數(shù)據(jù)所占用時隙。在此，暫不考慮收發(fā)數(shù)據(jù)與其它接口的交換部分，并假定收發(fā)模塊各路數(shù)據(jù)通道占用固定的時隙通道。另外，根據(jù)時鐘信號和同步信號的提供方式，收發(fā)模塊電路的工作模式常分為主動模式和被動模式。若模塊所需時鐘和同步信號均來自外部，則該模塊就處于被動模式；相反，若時鐘和同步信號由模塊內(nèi)部產(chǎn)生，則該模塊就處于主動模式。為了便于說明問題，假設(shè)模塊處于被動模式，結(jié)果對主動模式同樣成立。接收模塊；從功能上講，ST-BUS接收模塊是根據(jù)所設(shè)置

10、ST-BUS時隙位置接收所需數(shù)據(jù)，并經(jīng)特定接口輸出并維持一定的時鐘周期。模塊在接收數(shù)據(jù)時，由于發(fā)送端（見后）在上升沿建立ST-BUS總線上的數(shù)據(jù)信號，此時位時鐘C2上升沿應(yīng)僅觸發(fā)狀態(tài)轉(zhuǎn)換及計數(shù)器計數(shù)，接收端應(yīng)在數(shù)據(jù)穩(wěn)定時采樣，即在C2下降沿處讀取串行數(shù)據(jù)。因此，根據(jù)圖1所示的時序，雙通道接收模塊即可用HDL描述實現(xiàn)（代碼略，下同）。在Altera公司提供的QuartusII集成開發(fā)環(huán)境下，基于MAX7000S系列CPLD器件EPM7128SLC84-15對雙通道ST-BUS接收模塊單獨作綜合，占用資源為27個LC,占用率約21%。相應(yīng)的做綜合后時序仿真，結(jié)果如圖4所示。因未討論單片機的控制接口

11、，仿真的通道設(shè)置為第一通道byte_pos1為0時隙，第二通道byte_pos2為31時隙，如此設(shè)置是為驗證幀切換問題。由仿真結(jié)果可見，接收模塊的功能和時序均正確。發(fā)送模塊；相對于接收模塊，數(shù)據(jù)流向正好相反，ST-BUS發(fā)送模塊是按照所設(shè)置時隙將待發(fā)數(shù)據(jù)變換為特定的串行格式發(fā)送，也就是，將數(shù)據(jù)轉(zhuǎn)換為ST-BUS總線數(shù)據(jù)信號。依據(jù)前述收發(fā)規(guī)則，發(fā)送端在位時鐘C2上升沿處可以既轉(zhuǎn)換狀態(tài)又發(fā)送數(shù)據(jù)，由此，可利用HDL描述來實現(xiàn)雙通道發(fā)送模塊。與接收模塊的處理方法類似，在QuartusII開發(fā)環(huán)境下基于EPM7128SLC84-15器件對雙通道發(fā)送模塊作綜合，占用資源為25個LC，占用率約20%。對應(yīng)

12、的時序仿真結(jié)果如圖5所示。為了證明雙通道發(fā)送模塊的發(fā)送時序與通道設(shè)置順序無關(guān)，發(fā)送模塊的第一通道byte_pos1設(shè)置為31時隙，第二通道byte_pos2設(shè)置為0時隙。比較仿真結(jié)果可見，發(fā)送模塊的功能和時序也均正確，說明設(shè)計的模塊在數(shù)據(jù)發(fā)送時跟通道設(shè)置無關(guān)。分析接收模塊和發(fā)送模塊的功能可知，兩個模塊間差異主要在于數(shù)據(jù)收發(fā)，兩個模塊的同步檢測、時隙定位以及位定位都是共用的，因此兩個模塊可合并為一個收發(fā)模塊，從而節(jié)省很大一部分器件資源。從合并前后收發(fā)模塊的綜合結(jié)果看，若接收和發(fā)送模塊相對獨立，則資源占用將是27+25=52個LC，占用率高達41%；若接收與發(fā)送模塊合并，占用資源35個LC，占用率

13、27%。很明顯，合并的模塊有效地節(jié)省了LC資源。基于選用的CPLD器件EPM7128SLC84-15分析收發(fā)模塊工作性能可知，接收模塊和發(fā)送模塊的最高工作頻率均大于20MHz。顯然，設(shè)計的模塊工作頻率高于前述C2標準工作頻率的最大值，也就是說，在C2各標準頻率條件下，所設(shè)計的ST-BUS收發(fā)模塊均可正常工作。以上探討并未嚴格區(qū)分被動模式和主動模式，事實上，前述電路設(shè)計已充分考慮了雙模式的驗證，CPLD器件外接品體振蕩器可以讓ST-BUS收發(fā)模塊工作于主動模式。當處于主動模式時，收發(fā)模塊會獨立產(chǎn)生時鐘和幀同步信號，提供給ST-BUS總線上其它部件。反之，當工作于被動模式時，收發(fā)模塊的收發(fā)部分會采用外部ST-BUS總線提供的時鐘。3、結(jié)語本文設(shè)計的ST-BUS收發(fā)功能電路已成功應(yīng)用于某通信設(shè)備E1接口板，運行情況良好。利用CPLD設(shè)計的ST-BUS收發(fā)模塊具有較強通用性、可擴展性及可移植性，便于應(yīng)用到其它ST-BUS通信接口電路。參考文獻1ST-BUSGenericDeviceSpecification(Rev.B),ZarlinkSemiconductor,1995.2周立功等.單