河北聯(lián)合大學-(原河北理工大學)電工學試題庫及答案--第22章-觸發(fā)器和時序邏輯電路--習題

1、第22章觸發(fā)器和時序邏輯電路10860觸發(fā)器按其工作狀態(tài)是否穩(wěn)定可分為()。(a) RS觸發(fā)器，JK觸發(fā)器，D觸發(fā)器，T觸發(fā)器(b) 雙穩(wěn)態(tài)觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器，無穩(wěn)態(tài)觸發(fā)器(c)主從型觸發(fā)器，維持阻塞型觸發(fā)器。20864在RD=“0”，SD=“1”時，基本RS觸發(fā)器()(a)置“0”%)置“1”(c)保持原狀態(tài)30869邏輯電路如圖所示，分析RD，SD的波形，當初始狀態(tài)為“0”時，t1瞬間輸出Q為()。(b)“1”"1(c)不定sdWTJ-L40880邏輯電路如圖所示，當R=“0”，S=“1”時，可控RS觸發(fā)器()。(a)置“0”(b)置“1”(c)保持原狀態(tài)"1&quo

2、t;050888可控RS觸發(fā)器的狀態(tài)表為()SRQn+1D0D0Q01n010111QnSRQn+1DD10001011不變00不定SRQn+100Q01n010111不定(a)(b)(c)60899當S=R=“DD1”J=K=0”時，C脈沖來到后JK觸發(fā)器()(a)“0”態(tài)(b)“1”態(tài)(c)持原狀態(tài)70900當K=SD=R=D1”J=“0”時，C脈沖來到后JK觸發(fā)器的新D狀態(tài)為()。(a)“0”態(tài)(b)“1”態(tài)(c)不定80906邏輯電路如圖所示，分析圖中C，J，K的波形。當初始狀態(tài)為“0”時，輸出Q是“1”的瞬間為()(a)t190911邏輯電路如圖所示，A=“1”時，C脈沖來到后JK觸

3、發(fā)器()。(a)具有計數(shù)功能(b)置“0”(c)置“1”100918邏輯電路如圖所示，A=“0”時，C脈沖來到后JK觸發(fā)器()。(a)具有計數(shù)功能(b)置“0”(c)置“1”(d)保持原狀態(tài)110926邏輯電路如圖所示，A=“0”時，C脈沖來到后D觸發(fā)器()。置0”(c)置“1”120929邏輯電路如圖所示,A=B=“1”,C脈沖來到后D觸發(fā)器()。(a) 具有計數(shù)功能(b)保持原狀態(tài)(c)置“0”(d)置“1”130933邏輯電路如圖所示，分析C的波形，當初始狀態(tài)為“0”時，輸出Q是“1”的瞬間為()。(b)t2(a)t1t2t3140941觸發(fā)器連接如下圖所示，則具有()。(a)T觸發(fā)器功

4、能(b)D觸發(fā)器功能(c)T'觸發(fā)器功能DQ-C>CQ150945時序邏輯電路與組合邏輯電路的主要區(qū)別是()。(a) 時序電路只能計數(shù)，而組合電路只能寄存(b) 時序電路沒有記憶功能，組合電路則有(c) 時序電路具有記憶功能，組合電路則沒有160948數(shù)碼寄存器的功能是()。(a) 寄存數(shù)碼和清除原有數(shù)碼(b) 寄存數(shù)碼和實現(xiàn)移位(c) 清除數(shù)碼和實現(xiàn)移位170955如圖所示時序邏輯電路為()。(a)同步二進制計數(shù)器(b)數(shù)碼寄存器(c)移是)。(a)加法計數(shù)器位寄存器(b)減法計數(shù)器(c)移位寄CQQ1Q000011112110310141005011601070018000所

5、示，原狀態(tài)為“11”，送)。(a)“10”(b)“00”個C脈(c)190989計數(shù)器如圖沖后的新狀態(tài)為(“01”200994計數(shù)器如后的新狀態(tài)為(a)“00”所示，原狀態(tài)為“10”，送一個)。(b)“11”脈沖(c)210999計數(shù)器如圖所示，原狀態(tài)為“10”，送一個C脈沖后的新狀態(tài)為()。(a)“11”(b)“00”(c)“01”(a)二進制加法計數(shù)器(b)三進制加法計數(shù)器(c)四進制加法計數(shù)器CJQ-qn_231025分析時序邏輯電路的狀態(tài)表，可知它是一只()。(a)四進制計數(shù)器(b)八進制計數(shù)器(c)十進制計數(shù)器CQ2Q1Q0000101121013110400150116101711

6、080019011241045555集成定時器如圖所示，4端為復位端，不用時應接()。(a)高電平(b)低電平(c)高電平、低電平均可56274O3+U251058由555集成定時器構成的多諧振蕩器的功能是()。(a)輸出一定頻率的矩形波(b) 將變化緩慢的信號變?yōu)榫匦尾?c) 輸出一定頻率的正弦波261585基本RS觸發(fā)器Q的初始狀態(tài)為“0”，根據(jù)給出的R和S的波形，試畫出Q的波形，并列出狀態(tài)表。DDSDDRQODRDQ271589邏輯電路圖及A,B,C的波形如圖所示，試畫出Q的波形(設Q的初始狀態(tài)為“0”)。BABQ281595邏輯電路圖及C脈沖的波形如圖所示，試畫出觸發(fā)器輸出Q0,Q的波

7、形（設Q0,Q的初始狀態(tài)均為“0”）。0291600已知邏輯電路畋及A,B,D和C脈沖的波形如圖所示，試寫出J，K的邏輯式，并列出Q的狀態(tài)表。CBD301608已知邏輯電路圖及C和C的波形,試畫出輸出1o觸發(fā)器J，K及D的邏輯式，并列出Q0,Q1,Q2，Q3的狀態(tài)表（設Qo，Qi,Q2，£初始狀態(tài)均為“0”。321620已知邏輯電路圖和C脈沖的波形，試畫出輸出Q0及Q1的波形圖（設Q0,Q初始狀態(tài)均為“1”。1331638邏輯電路如圖所示，寫出D的邏輯式，列出Q隨輸入A變化的狀態(tài)表，說明該圖相當于何種觸發(fā)器。341655設觸發(fā)器的初始狀態(tài)為“0”，已知C脈沖及各輸入的波形，試畫出觸發(fā)

8、器輸出Q的波形。圖1為可控RS觸發(fā)器，圖2為維持阻塞D觸發(fā)器圖3為主從JK觸發(fā)器。KQQc_TLsJI_ILRnmr351666已知邏輯電路圖及C，RD，SD的波形，列出邏輯狀態(tài)表，說明其邏輯功能（設Q0,Q1的初始狀態(tài)均為0”）。1D361680已知下示邏輯電路圖及COUNT、C脈沖波形，試畫出輸出Q0Q1，Q2的波形（設Q0，Q1Q2的初始狀態(tài)均為“0”）。counta。：Q1Q2371687邏輯電路如圖所示，各觸發(fā)器的初始狀態(tài)均為“0”，試列出其狀態(tài)表。cQQ2QQ01234cQQ2QQ56789381695列出如下所示邏輯電路圖的狀態(tài)表，已知C脈沖波形，試畫出輸出Q，Q，Q的波形（設觸發(fā)器的012初始狀態(tài)均為“0”）。如圖所示，C為時鐘脈沖，QAQJ22C<2QK22391716計數(shù)器的波形Q，Q為各觸發(fā)器的輸出，試列出其狀態(tài)表。BCC_QAAQBB輸出401725555集成定時器組成的電路如圖1所示。u。的波形如圖2所示。試定性畫出輸入U的波形，并說明由555集成定時器和R、C組成的是何種觸發(fā)器（單穩(wěn)態(tài)、雙穩(wěn)態(tài)、無穩(wěn)態(tài)）？O.OluF=F0_Q3Q1ut(s)O圖