模擬集成電路無源與有源電流鏡PPT學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1模擬集成電路無源與有源電流鏡模擬集成電路無源與有源電流鏡2022-4-2622 2T TH HD DD D1 12 22 2o ox xn nO OU UT T) )V VV VR RR RR R( (L LW W2 2C Cu uI I上式說明上式說明Iout受很多因素影響：電源、工藝受很多因素影響：電源、工藝(不不同晶片同晶片VTH可能會(huì)有可能會(huì)有 100mV的誤差的誤差)、溫度、溫度( n， VTH都受溫度的影響都受溫度的影響)。因此。因此Iout很難確定。很難確定。特別是為使特別是為使M1消耗較少的電壓余度而采用較小消耗較少的電壓余度而采用較小的偏置電壓時(shí)，這個(gè)問題更嚴(yán)重。的偏

2、置電壓時(shí)，這個(gè)問題更嚴(yán)重。例如，若例如，若Von1200mV，VTH有有50mV的誤差就會(huì)使輸出的誤差就會(huì)使輸出電流產(chǎn)生電流產(chǎn)生44的誤差。的誤差。如何產(chǎn)生精度、穩(wěn)定性均較好的電流源如何產(chǎn)生精度、穩(wěn)定性均較好的電流源?第1頁/共35頁2022-4-263用相對(duì)較復(fù)雜的電路用相對(duì)較復(fù)雜的電路(有時(shí)需要外有時(shí)需要外部的調(diào)整部的調(diào)整)來產(chǎn)生一個(gè)穩(wěn)定的基準(zhǔn)來產(chǎn)生一個(gè)穩(wěn)定的基準(zhǔn)電流電流IREF。在模擬電路中，電流源的設(shè)計(jì)是基于對(duì)一個(gè)穩(wěn)定的基準(zhǔn)電流在模擬電路中，電流源的設(shè)計(jì)是基于對(duì)一個(gè)穩(wěn)定的基準(zhǔn)電流IREF的復(fù)制的復(fù)制 ( IREF常由基準(zhǔn)電路常由基準(zhǔn)電路(第第11章章)產(chǎn)生，這里不作討論產(chǎn)生，這里不作討

3、論) ，從而得到眾多的電流，從而得到眾多的電流源源 ?，F(xiàn)在我們關(guān)心的是，如何產(chǎn)生一個(gè)基準(zhǔn)電流的精確復(fù)制呢？現(xiàn)在我們關(guān)心的是，如何產(chǎn)生一個(gè)基準(zhǔn)電流的精確復(fù)制呢？第2頁/共35頁2022-4-2642 2n nO OX XR RE EF F1 1G GS ST TN N C CW WI I= =( () )( (V V- - V V) )2 2L L2 2n nO OX Xo ou ut t2 2G GS ST TN N C CW WI I= =( () )( (V V- - V V) )2 2L L2 2o ou ut tR RE EF F1 1( (W W/ /L L) )I I= =I I(

4、 (W W/ /L L) )基本電流鏡基本電流鏡基本電流鏡中，若不基本電流鏡中，若不考慮溝道調(diào)制效應(yīng)：考慮溝道調(diào)制效應(yīng)：該式表明該式表明Iout是是IREF的復(fù)制且不受的復(fù)制且不受電源電壓、溫度和工藝的影響。電源電壓、溫度和工藝的影響。事實(shí)上，事實(shí)上，VDS1通常是不變的，而通常是不變的，而VDS2與與Iout連接的節(jié)點(diǎn)電壓有關(guān)，一般而言連接的節(jié)點(diǎn)電壓有關(guān)，一般而言，這個(gè)節(jié)點(diǎn)的電壓是隨輸入信號(hào)變化而變化的，這個(gè)節(jié)點(diǎn)的電壓是隨輸入信號(hào)變化而變化的，0時(shí)，時(shí)， Iout不可能是不可能是IREF的的“精確精確”復(fù)制。復(fù)制。電流鏡有何用途？電流鏡有何用途？第3頁/共35頁2022-4-265第4頁/共

5、35頁2022-4-266) )V V( (1 1) )V V( (V V) )L LW W( (k k2 21 1I II ID DS S, ,1 11 12 2T TH H, ,1 1G GS S, ,1 11 1n n, ,1 1r re ef fD D1 1) )V V( (1 1) )V V( (V V) )L LW W( (k k2 21 1I II I, ,2 2D DS S2 22 2T TH H, ,2 2G GS S, ,2 22 2n n, ,2 2o ou ut tD D2 2D DS S1 1D DS S2 2r re ef fo ou ut tV V1 1V V1

6、1I II I電流鏡中所有電流鏡中所有MOS管取相同的溝道管取相同的溝道長(zhǎng)度長(zhǎng)度L，以減小源漏區(qū)邊緣擴(kuò)散以減小源漏區(qū)邊緣擴(kuò)散(LD)所產(chǎn)生的誤差。所產(chǎn)生的誤差。Iout如何精確復(fù)制如何精確復(fù)制Iref?第5頁/共35頁2022-4-267選擇選擇Vb使使VX=VY, Iout即是即是IREF的精確復(fù)制的精確復(fù)制! 即使即使VP變化變化, 因因 VY= VP /(gm3r03), 故故VX VY , Iout IREF。注意注意, 這是靠犧牲電壓余度來獲得的精度這是靠犧牲電壓余度來獲得的精度! M0、M3選擇合適的選擇合適的寬寬長(zhǎng)比長(zhǎng)比使使VGS0VGS3，則則VX=VY 。第6頁/共35頁20

7、22-4-268例例5.4 畫出畫出VX從一個(gè)大的正從一個(gè)大的正電壓下降時(shí)電壓下降時(shí)IX和和VB的草圖。的草圖。當(dāng)當(dāng)M3剛退出飽和時(shí)剛退出飽和時(shí)VDS3=Von3, 因因M3退出飽和以前可以認(rèn)為退出飽和以前可以認(rèn)為VB基本不變基本不變(VB VA/(gm3r03) , 即即VB = VA =VGS1(2), 故當(dāng)故當(dāng)M3剛退出飽和時(shí)有剛退出飽和時(shí)有:X Xm mi in no on n3 3B B( (A A) )o on n3 3T TT TG GS S1 1( (2 2) )o on n3 3o on n2 2T TV V= =V V+ +V V= =V V+ +( (V V- -V V

8、) )+ +V V= =V V+ +V V+ +V V這比這比M2和和M3同時(shí)退出飽和時(shí)的：同時(shí)退出飽和時(shí)的： VXmin = Von3 +Von2大了一個(gè)開啟電壓大了一個(gè)開啟電壓VT這在低電源電壓運(yùn)用中是一個(gè)很大的電壓損失這在低電源電壓運(yùn)用中是一個(gè)很大的電壓損失!M2退出飽和退出飽和M3退出飽和退出飽和第7頁/共35頁2022-4-269分析基本共源共柵電流鏡輸出擺幅損失了分析基本共源共柵電流鏡輸出擺幅損失了一個(gè)閾值電壓一個(gè)閾值電壓VT的原因不難發(fā)現(xiàn)的原因不難發(fā)現(xiàn): 由于由于M3退出飽和時(shí)退出飽和時(shí)VB基本不變基本不變, 故為使故為使: VXmin=Von3+Von2必須使必須使M2在正常工

9、作時(shí)在正常工作時(shí)VBVon2(1), 由于由于VA=VB, 也即也即VAVon2(1), 然而在基本共源共柵鏡中然而在基本共源共柵鏡中VA=VGS1=Von1+VT, 顯然顯然, 為減小基本共為減小基本共源共柵電流鏡輸出擺幅的損失必須減小源共柵電流鏡輸出擺幅的損失必須減小VA的大小。的大小。第8頁/共35頁2022-4-2610上圖中上圖中VA=VGS1-VDS2，若選取，若選取VDS2 VT , 則：則： VB = VA Von1(3), 于是于是:VXmin=Von4+Von3, 比基本共源共比基本共源共柵電流鏡減小了一個(gè)閾值電壓柵電流鏡減小了一個(gè)閾值電壓VTH, 低壓共源共柵電流低壓共源

10、共柵電流鏡由此得名。鏡由此得名。第9頁/共35頁2022-4-2611左圖中左圖中, 若若(W/L)14=1, (W/L)5=1/4, 記記Von=VGS-VT, 若不考慮溝道調(diào)制效若不考慮溝道調(diào)制效應(yīng)，則應(yīng)，則: VGS 14= VT + Von。VC VT + 2VonVA VB VonV0min 2 Von該電路的缺點(diǎn)是為給該電路的缺點(diǎn)是為給M3和和M4產(chǎn)生合適的偏置增加了產(chǎn)生合適的偏置增加了M5支路支路，這給電路帶來了附加功耗。，這給電路帶來了附加功耗。下面介紹實(shí)用自偏置低壓共源下面介紹實(shí)用自偏置低壓共源共柵電流鏡共柵電流鏡。第10頁/共35頁2022-4-2612假定左圖所有假定左圖

11、所有MOS管的開啟電壓均為管的開啟電壓均為VT, 若使若使M1M4均均飽和飽和, IREF應(yīng)滿足什么要求應(yīng)滿足什么要求?M3飽和時(shí)飽和時(shí), VEVVC C-V-VT T, ,即即: VR=VC-VE =IREFR VT,T TR RE EF FV VI IR R故故:M1飽和時(shí)飽和時(shí), VDVVA A-V-VT T, ,又因?yàn)橛忠驗(yàn)? :R R E E F FA AD DR R E E F FG G S S 3 3T TR R E E F FT T3 32 2 I IV V- - V V= = - - I IR R + + V V= =+ + V V- - I IR R V VR RE EF

12、F2 23 32 2I I R R(1) T TR RE EF F2 23 32 2V V I I R RR RT T2 23 33 3T T2 2V V2 2R R R RR R V V(1)式有解要求式有解要求:第11頁/共35頁2022-4-2613例：假定例：假定 0，IR=100uA， nCox1.44 10-5A V-2M1M8的（的（W/L）均為）均為400u/5u，完成如下問題：，完成如下問題：1. 求圖（求圖（1）電路的）電路的Vomin，并求，并求VA, VB的值。的值。2. 求圖（求圖（2）電路的）電路的Vomin，并求，并求VC, VD以及電阻以及電阻R的值的值第12頁

13、/共35頁2022-4-2614該電路的重要特性是將差動(dòng)輸入信號(hào)變成該電路的重要特性是將差動(dòng)輸入信號(hào)變成了單端輸出信號(hào)，完成了了單端輸出信號(hào)，完成了“雙雙單端單端”變變換換也稱也稱“有源有源”負(fù)負(fù)載載第13頁/共35頁2022-4-2615大信號(hào)時(shí)大信號(hào)時(shí), V0max=VDD, V0min=0V0minVVinin-V-VT TM2飽和要求飽和要求:上式表明小信號(hào)時(shí)上式表明小信號(hào)時(shí)V0min依賴于輸入共模依賴于輸入共模電平的大小電平的大小,為得到最大輸出擺幅為得到最大輸出擺幅, 輸入共模電平必須盡可能低輸入共模電平必須盡可能低, 輸出擺幅與輸入共模電輸出擺幅與輸入共模電平之間的矛盾是該電路的

14、一個(gè)缺陷。平之間的矛盾是該電路的一個(gè)缺陷。靜態(tài)時(shí)靜態(tài)時(shí)(Vin1=Vin2) ,如果電路完全對(duì)稱如果電路完全對(duì)稱,則則 VF=Vout, 證明如下證明如下: 假定假定VFVout (即即ID3ID2, 因因ID1=ID3, ID2=ID4, 故故ID3ID4, 這與假這與假設(shè)矛盾設(shè)矛盾; 反之也成立反之也成立, 故必有故必有VF=Vout第14頁/共35頁2022-4-2616/ /2 2V Vg gI I / /2 2V Vg gI II II Ii in nm m1 1, ,2 2D D2 2i in nm m1 1, ,2 2D D4 4D D3 3D D1 1m m1 1, ,2 2m

15、 mi in nm m1 1, ,2 2D D4 4D D2 2o ou ut tg gG G, , V Vg gI II II I第15頁/共35頁2022-4-2617r ro o4 4V V1 1/ /g g2 2r rV V2 2I IX Xm m3 3o o1 1, ,2 2X XX X3/ro) )r r| | | 1 1/ /g g( (2 2r r r r| | |r rR Ro o3 3m m3 3o o1 1, ,2 2, , o o4 4o o2 2o ou ut tRXY從從VX抽取的電流抽取的電流1:1鏡象到鏡象到M4從從VX抽取的電流抽取的電流) )r r|(r(r

16、g gA Ao4o4o2o2m1,2m1,2v v第16頁/共35頁2022-4-2618Rin=1/gm3Rin=r04為理解有源差動(dòng)對(duì)的不對(duì)稱擺幅為理解有源差動(dòng)對(duì)的不對(duì)稱擺幅, 假定假定 =0, 則流過則流過M1、M2的小信號(hào)電流的小信號(hào)電流 I/2=gm1（2）Vin/2大小相等大小相等,方向相反。方向相反。即即AXAYi in nm m1 1( (2 2) )X X0 01 1m m3 3m m3 3g gV VI I V V = =( (/ / /r r ) )2 2g g2 2g gY42421 20 00 0i in n0 00 0m m ( ( ) )V V I I( (r r

17、 / / /r r ) )g gV V ( (r r / / /r r ) )m m1 1( (2 2) )X XX Xi in nm m3 3g gV VA A = =V V2 2g gY YY Y0 04 40 02 2m m1 1( (2 2) )i in nV VA A = =g g( (r r / / /r r ) )V V顯然顯然AY AX第17頁/共35頁2022-4-26191V VX XV VY Ym m3 3( (4 4) )0 03 3( (4 4) )A A1 1= =A A2 2g gr r第18頁/共35頁2022-4-2620在有源負(fù)載的基本差分對(duì)中，因電路在有源

18、負(fù)載的基本差分對(duì)中，因電路非完全對(duì)稱，非完全對(duì)稱，P點(diǎn)不再是虛地點(diǎn)不再是虛地(為了簡(jiǎn)為了簡(jiǎn)化計(jì)算，當(dāng)然也可認(rèn)為化計(jì)算，當(dāng)然也可認(rèn)為P點(diǎn)是虛地，點(diǎn)是虛地，我們稍后來作個(gè)比較我們稍后來作個(gè)比較)，為了幫助大，為了幫助大家更好的理解電路，我們用戴維南定家更好的理解電路，我們用戴維南定理來求其小信號(hào)增益。理來求其小信號(hào)增益。第19頁/共35頁2022-4-2621虛框內(nèi)電路對(duì)稱虛框內(nèi)電路對(duì)稱,可可用半電路虛地概念用半電路虛地概念第20頁/共35頁2022-4-2622i in ni in ne eq qm m2 20 02 2m m1 10 01 1i in n 0 01 1m m1 1( (2 2)

19、 )( (2 2) )V VV VV V = =- -g g ( (- -) )r r + +g gr r = =g gV V r r2 22 2由由KVL定理，得定理，得:e eq q0 01 10 02 20 01 1 ( (2 2) )R R = =r r + +r r = =2 2r r由戴維南定理，顯然由戴維南定理，顯然:第21頁/共35頁2022-4-26230eqXeq0eqXeq03(4)03(4)m3(4)m3(4)1 1V = V +I (R+r/)V = V +I (R+r/)g g將虛框內(nèi)電路看成一個(gè)大節(jié)點(diǎn)將虛框內(nèi)電路看成一個(gè)大節(jié)點(diǎn),由由KCL可得可得:0 03 33

20、31 1m m3 3( (4 4) )r r0 03 3( (4 4) )0 03 3( (4 4) )0 03 3( (4 4) )V VV V- -= = 2 2g gV V + += = 2 2I I + +I Ir rr r第22頁/共35頁2022-4-2624m m3 3( (4 4) )X XX XX X1 1r r0 03 3( (4 4) )m m3 3( (4 4) ) 0 03 3( (4 4) )0 03 3( (4 4) )m m3 3( (4 4) )1 1g g1 1I I= =I I = =I I I I I I1 11 1+ +g gr rr r+ +g g0

21、 03 33 31 1X Xm m3 3( (4 4) )r r0 03 3( (4 4) )0 03 3( (4 4) )0 03 3( (4 4) )V VV V- -= =2 2g gV V + += =2 2I I + +I I2 2I Ir rr r0 03 3( (4 4) )1 1X XX X0 03 3( (4 4) )m m3 3( (4 4) )r rI I = =I II I1 1r r+ +g g第23頁/共35頁2022-4-26250 03 33 31 1X Xm m3 3( (4 4) )r r0 03 3( (4 4) )0 03 3( (4 4) )0 03

22、3( (4 4) )V VV V- -= =2 2g gV V + += =2 2I I + +I I2 2I Ir rr r0 0e eq q0 0i in nm m1 1( (2 2) ) 0 01 1( (2 2) )0 0e eq q0 03 3( (4 4) )0 01 1( (2 2) )V V - -V VV V - -g gr rV VV V- -= =2 2= =2 2r rR R2 2r r0 01 1( (2 2) )0 0i in nm m1 1( (2 2) ) 0 01 1( (2 2) )0 03 3( (4 4) )r r( (1 1+ +) )V V = =g

23、 gr rV Vr r第24頁/共35頁2022-4-26260 01 1( (2 2) )0 0i in nm m1 1( (2 2) ) 0 01 1( (2 2) )0 03 3( (4 4) )r r( (1 1+ +) )V V = = g gr rV Vr rm m1 1( (2 2) ) 0 01 1( (2 2) )0 0V Vm m1 1( (2 2) )0 01 1( (2 2) )0 03 3( (4 4) )0 01 1( (2 2) )i in n0 03 3( (4 4) )g gr rV VA A = = = =g g( (r r/ / /r r) )r rV V

24、1 1+ +r r這就是輸出結(jié)點(diǎn)這就是輸出結(jié)點(diǎn)的小信號(hào)增益！的小信號(hào)增益！第25頁/共35頁2022-4-2627m m1 1( (2 2) ) 0 01 1( (2 2) )0 0V Vm m1 1( (2 2) )0 01 1( (2 2) )0 03 3( (4 4) )0 01 1( (2 2) )i in n0 03 3( (4 4) )g gr rV VA A= = = = g g( (r r/ / /r r) )r rV V1 1+ +r r0 0e eq qm m1 1( (2 2) )0 01 1( (2 2) )0 03 3( (4 4) )0 01 1( (2 2) )m

25、 m1 1( (2 2) ) 0 01 1( (2 2) )1 1X Xe eq q0 01 1( (2 2) )0 01 1( (2 2) )0 03 3( (4 4) )V V - -V Vg g( (r r/ / /r r- -r r) )g gr rI II I = = =R R2 2r r2 2( (r r+ +r r) )第26頁/共35頁2022-4-26281 1m m3 3( (4 4) )m m1 1( (2 2) ) 0 01 1( (2 2) )3 3V V3 3i in ni in nm m3 3( (4 4) )0 01 1( (2 2) )0 03 3( (4 4

26、) )1 1I Ig gg gr rV VA A = = =V VV V2 2g g( (r r+ +r r) )0 0e eq qi in ni in nm m1 1( (2 2) )0 01 1( (2 2) )0 03 3( (4 4) )0 01 1( (2 2) )m m1 1( (2 2) ) 0 01 1( (2 2) )1 1X Xe eq q0 01 1( (2 2) )0 01 1( (2 2) )0 03 3( (4 4) )V V - -V Vg g( (r r/ / /r r- -r r) )V Vg gr rV VI I I I = = =R R2 2r r2 2(

27、 (r r+ +r r) )第27頁/共35頁2022-4-2629m m1 1( (2 2) ) 0 01 1( (2 2) )0 0V Vm m1 1( (2 2) )0 01 1( (2 2) )0 03 3( (4 4) )0 01 1( (2 2) )i in n0 03 3( (4 4) )g gr rV VA A = = = =g g( (r r/ / /r r) )r rV V1 1+ +r r1 1m m3 3( (4 4) )m m1 1( (2 2) ) 0 01 1( (2 2) )3 3V V3 3i in ni in nm m3 3( (4 4) )0 01 1(

28、(2 2) )V Vm m1 1( (2 2) )0 01 1( (0 03 3( (4 4) )2 2) )0 03 3( (4 4) )1 1I Ig gg gr rV VA A = =g g( (r r/ / /r r= =V VV V2 2g gr r+ +r r) ) )= =A A( (第28頁/共35頁2022-4-2630C CM Mi in n, ,o ou ut tC CM MV VV VA A共模增益的定義共模增益的定義:第29頁/共35頁2022-4-2631m3,4m3,4m1,2m1,2SSSSm1,2m1,2SSSSm1,2m1,2o3,4o3,4m3,4m3,4

29、CMCMg gg gR R2g2g1 11 1R R2g2g1 12 2r r|2g2g1 1A A從源級(jí)看進(jìn)去的阻抗從源級(jí)看進(jìn)去的阻抗負(fù)載電負(fù)載電阻阻D DV VS Sm mR RA A = =1 1+ +R Rg g第30頁/共35頁2022-4-2632m m3 3, ,4 4m m1 1, ,2 2S SS Sm m1 1, ,2 2S SS Sm m1 1, ,2 2o o3 3, ,4 4m m3 3, ,4 4C CM Mg gg gR R2 2g g1 11 1R R2 2g g1 12 2r r| | |2 2g g1 1A ACMCMDMDMA AA ACMRRCMRR m m1 1, ,2 2S SS Sm m1 1, ,2 2m m3 3, ,4 4o o3 3, ,4 4o o1 1, ,2 2m m1 1, ,