數(shù)字邏輯ppt第三章 組合邏輯電路

1、第三章第三章 組合邏輯電路組合邏輯電路2第3章 組合邏輯電路n組合邏輯電路特點(diǎn)及表示方法組合邏輯電路特點(diǎn)及表示方法nSSI組合電路的分析與設(shè)計(jì)組合電路的分析與設(shè)計(jì) n常用組合邏輯電路常用組合邏輯電路nMSI組合電路的設(shè)計(jì)組合電路的設(shè)計(jì)n組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)33.1組合邏輯電路特點(diǎn)及表示方法n定義定義n電路結(jié)構(gòu)特點(diǎn)電路結(jié)構(gòu)特點(diǎn)n表示方法表示方法n電路框圖及一般表達(dá)式電路框圖及一般表達(dá)式4 組合邏輯電路定義n組合邏輯電路是實(shí)現(xiàn)某一邏輯功能而沒有組合邏輯電路是實(shí)現(xiàn)某一邏輯功能而沒有記憶特性的數(shù)字電路。記憶特性的數(shù)字電路。n其特點(diǎn)是電路任意時(shí)刻的穩(wěn)態(tài)輸出僅取決其特點(diǎn)是電路任

2、意時(shí)刻的穩(wěn)態(tài)輸出僅取決于該時(shí)刻的輸入信號(hào)，而與電路原來的狀于該時(shí)刻的輸入信號(hào)，而與電路原來的狀態(tài)無關(guān)。態(tài)無關(guān)。5電路結(jié)構(gòu)特點(diǎn)n電路結(jié)構(gòu)特點(diǎn)：電路結(jié)構(gòu)特點(diǎn)：n組合邏輯電路僅由門電路組成；組合邏輯電路僅由門電路組成；n電路中無記憶元件，輸入輸出之間無反饋。電路中無記憶元件，輸入輸出之間無反饋。6電路表示方法n組合邏輯電路的表示方法有：組合邏輯電路的表示方法有：n函數(shù)表達(dá)式函數(shù)表達(dá)式n真值表或功能表真值表或功能表n邏輯圖邏輯圖n卡諾圖卡諾圖n工作波形圖工作波形圖7組合電路框圖及一般表達(dá)式為：nF1=f1(x1, x2, xn)nF2=f2(x1, x2, xn)nFm=fm(x1, x2, xn)組

3、合電路組合電路x1x2xnF1F2Fm圖圖3-1組合邏輯電路框圖組合邏輯電路框圖輸入輸入邏輯邏輯變量變量輸出輸出邏輯邏輯函數(shù)函數(shù)83.2 SSI組合電路的分析與設(shè)計(jì) n分析方法：組合邏輯電路的分析就是分析方法：組合邏輯電路的分析就是根據(jù)給定的邏輯電路推導(dǎo)歸納出其邏輯根據(jù)給定的邏輯電路推導(dǎo)歸納出其邏輯功能。功能。n設(shè)計(jì)方法：設(shè)計(jì)就是從給定的邏輯要設(shè)計(jì)方法：設(shè)計(jì)就是從給定的邏輯要求出發(fā)，求出邏輯圖。求出發(fā)，求出邏輯圖。 9分析步驟n寫輸出邏輯表達(dá)式：寫輸出邏輯表達(dá)式：根據(jù)給定邏輯電路，根據(jù)給定邏輯電路，由輸入由輸入輸出或由輸出輸出或由輸出輸入，逐級(jí)推導(dǎo)，寫輸入，逐級(jí)推導(dǎo)，寫出輸出函數(shù)的表達(dá)式。出輸

4、出函數(shù)的表達(dá)式。n簡(jiǎn)化邏輯表達(dá)式：簡(jiǎn)化邏輯表達(dá)式：根據(jù)需要，將表達(dá)式根據(jù)需要，將表達(dá)式化成最簡(jiǎn)式。化成最簡(jiǎn)式。n列真值表：列真值表：將各種可能輸入信號(hào)取值組合將各種可能輸入信號(hào)取值組合代入表達(dá)式，求出真值表，得出邏輯關(guān)系。代入表達(dá)式，求出真值表，得出邏輯關(guān)系。n確定邏輯功能：確定邏輯功能：根據(jù)函數(shù)表達(dá)式或真值表根據(jù)函數(shù)表達(dá)式或真值表判斷電路的邏輯功能。判斷電路的邏輯功能。10設(shè)計(jì)步驟n列真值表列真值表：首先確定所給實(shí)際邏輯問題的因首先確定所給實(shí)際邏輯問題的因果關(guān)系，將引起事件的原因確定為果關(guān)系，將引起事件的原因確定為輸入變量輸入變量，將，將事件所產(chǎn)生的結(jié)果作為事件所產(chǎn)生的結(jié)果作為輸出函數(shù)輸出函

5、數(shù)。其次，要進(jìn)行。其次，要進(jìn)行狀態(tài)賦值，即用狀態(tài)賦值，即用0，1表示輸入信號(hào)和輸出信號(hào)的表示輸入信號(hào)和輸出信號(hào)的邏輯狀態(tài)，得到真值表。邏輯狀態(tài)，得到真值表。n由真值表寫出邏輯函數(shù)表達(dá)式由真值表寫出邏輯函數(shù)表達(dá)式：n對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)或變換對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)或變換：化簡(jiǎn)時(shí)可根化簡(jiǎn)時(shí)可根據(jù)變量多少和情況，用公式法和圖形法。據(jù)變量多少和情況，用公式法和圖形法。n按最簡(jiǎn)式畫出邏輯圖按最簡(jiǎn)式畫出邏輯圖11注意n由于賦值不同，可得到不同的真值表，由于賦值不同，可得到不同的真值表，因而可得到不同的邏輯關(guān)系。因此應(yīng)根因而可得到不同的邏輯關(guān)系。因此應(yīng)根據(jù)狀態(tài)賦值去理解據(jù)狀態(tài)賦值去理解0，1的具體含義。的具體含義

6、。n列真值表時(shí)，不會(huì)出現(xiàn)或不允許出現(xiàn)列真值表時(shí)，不會(huì)出現(xiàn)或不允許出現(xiàn)的輸入信號(hào)狀態(tài)組合和輸入變量取值組的輸入信號(hào)狀態(tài)組合和輸入變量取值組合可以不列出，如果列出，則可在相應(yīng)合可以不列出，如果列出，則可在相應(yīng)輸出處記上輸出處記上“”號(hào)，以示區(qū)別，化簡(jiǎn)時(shí)號(hào)，以示區(qū)別，化簡(jiǎn)時(shí)可作約束項(xiàng)處理?？勺骷s束項(xiàng)處理。12例3-1試分析圖試分析圖3-2所示電路的邏輯功能。所示電路的邏輯功能。100FA A110FA A021FA A310FA A解解: 由圖由圖3-2寫出邏寫出邏輯表達(dá)式輯表達(dá)式13列出真值表列出真值表 A1 A0F0 F1 F2 F30 00 11 01 11 0 0 00 1 0 00 0 1

7、 00 0 0 1表表3-1 例例3-1真值表真值表 例3-1100FA A110FA A021FA A310FA A14說明有效電平為高電平，且由輸出狀態(tài)便知道輸入代碼值，此種功能稱為譯碼功能。n確定邏輯功能：由真值表看出確定邏輯功能：由真值表看出例3-1A1 A0F0 F1 F2 F30 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 1表表3-1 例例3-1真值表真值表 A1A0=00時(shí)，時(shí)，F(xiàn)0=1，其余為，其余為0 A1A0=01時(shí)，時(shí)，F(xiàn)1=1，其余為，其余為0A1A0=10時(shí)，時(shí)，F(xiàn)2=1，其余為，其余為0A1A0=11時(shí)，時(shí)，F(xiàn)3=1，其余為，其余為0

8、15=A1A0=A1A0=A1A0=A1A0電路的邏輯功能電路的邏輯功能例3-116若邏輯圖為圖若邏輯圖為圖3-3所示，則電路為低電平有所示，則電路為低電平有效譯碼器。效譯碼器。=A1A0=A1A0=A1A0=A1A0例3-117例3-2試分析圖試分析圖3-4所示電路的邏輯功能所示電路的邏輯功能解：寫出邏輯表達(dá)式101001012103FA A DA A DA A DA A D18101000112103FA A DA A DA A DA A D列出真值表列出真值表A1 A0F0 00 11 01 1D0D1D2D3例3-2確定邏輯功能n由表看出，由表看出，nA1A0=00時(shí)，時(shí)，F(xiàn)=D0；n

9、A1A0=01時(shí)，時(shí)，F(xiàn)=D1；nA1A0=10時(shí)，時(shí)，F(xiàn)=D2；nA1A0=11時(shí)，時(shí)，F(xiàn)=D3。電路具有選擇數(shù)據(jù)輸入功能。電路具有選擇數(shù)據(jù)輸入功能。19n試用與非門設(shè)計(jì)一個(gè)三變量表決器。試用與非門設(shè)計(jì)一個(gè)三變量表決器。A、B、C三者中多數(shù)同意，提案通過，否則三者中多數(shù)同意，提案通過，否則提案不被通過。提案不被通過。n解：方案一：同意用解：方案一：同意用1表示，不同意用表示，不同意用0表示；通過用表示；通過用1表示，不通過用表示，不通過用0表示。表示。則列出真值表如表則列出真值表如表3-4所示。所示。例例3-320BCA000111101表決邏輯卡諾圖方案一表決邏輯卡諾圖方案一0000011

10、11A B C表表3-4 例例3-3真值表真值表F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111例例3-3CABCABCABCABF 21例例3-3ABBCCAF圖圖3-5 方案一邏輯圖方案一邏輯圖&CABCABCABCABF 22n方案二：同意用方案二：同意用0表示，不同意用表示，不同意用1表示；表示；通過用通過用1表示，不通過用表示，不通過用0表示。則列出真表示。則列出真值表如表值表如表3-4所示。所示。例例3-3FABBCCAAB BC CAA B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1

11、111101000表表3-4 例例3-3真值表真值表表決邏輯卡諾圖方案二表決邏輯卡諾圖方案二BCA00011110101111000023例例3-3AF圖圖3-6 方案二邏輯圖方案二邏輯圖ABBCC&FABBCCAAB BC CA24n某工廠有A、B、C三個(gè)車間，各需電力10KW，由廠變電所的X，Y兩臺(tái)變壓器供電。其中X變壓器的功率為13KVA（千伏安），Y變壓器的功率為25KVA。為合理供電，需設(shè)計(jì)一個(gè)送電控制電路。控制電路的輸出接繼電器線圈。送電時(shí)線圈通電。不送電時(shí)線圈不通電。線圈動(dòng)作電壓12V，線圈電阻300歐。例例3-425n解： 設(shè)A、B、C為輸入變量，X、Y為輸出邏輯函數(shù)。

12、nA、B、C工作用1表示，不工作用0表示；送電用1表示，不送電用0表示。n則三個(gè)車間的工作情況及變壓器是否供電，列于表3-3中。(一個(gè)車間工作時(shí)，X供電，兩個(gè)車間工作時(shí)，由Y供電，三個(gè)車間同時(shí)工作時(shí)，X、Y同時(shí)送電)。 例例3-426n寫邏輯函數(shù)表達(dá)式寫邏輯函數(shù)表達(dá)式 XABCABCABCABCYABCABCABCABC0 01 01 00 11 00 10 11 1000001010011100101110111X YABC表表3-3 例例3-4真值表真值表例例3-427n化簡(jiǎn)、變換化簡(jiǎn)、變換()()()()XABCABCABCABCA BCBCA BCBCA BCA BCABCYABCAB

13、CABCABCABBCCAAB BC CA例例3-428n畫邏輯圖n由線圈動(dòng)作電壓12V，線圈電阻300歐算得線圈動(dòng)作時(shí)，流過線圈電流等于40mA，一般的邏輯門不可能帶40mA電流。為此，X、Y需經(jīng)集電極開路非門取反之后驅(qū)動(dòng)線圈，邏輯圖如圖3-4示。例例3-42911=1=112V12VYXABC例例3-430n人類有四種基本血型A、B、AB、O型。輸血者與受血者的血型必須符合下述原則：O型血可以輸給任意血型的人，但O型血只能接受O型血；AB型血只能輸給AB型，但AB型能接受所有血型；A型血能輸給A型和AB型，但只能接受A型或O型血；B型血能輸給B型和AB型，但只能接受B型或O型血。試用與非門

14、設(shè)計(jì)一個(gè)檢驗(yàn)輸血者與受血者血型是否符合上述規(guī)定的邏輯電路。如果輸血者與受血者的血型符合規(guī)定電路輸出“1”（提示：電路只需要四個(gè)輸入端。它們組成一組二進(jìn)制代碼，每組代碼代表一對(duì)輸血受血的血型對(duì)）。例例3-531n解：n用變量A、B、C、D表示輸血者、受血者的血型對(duì)作為輸入變量，用F表示血型是否符合作為輸出變量。n可得真值表如表3-6所示。 血型與二進(jìn)制數(shù)對(duì)應(yīng)關(guān)系血型與二進(jìn)制數(shù)對(duì)應(yīng)關(guān)系O00A01B10AB11例例3-532A BC DF說明說明0 00 00 00 00 00 11 01 11111OOOAOBOAB0 10 10 10 10 00 11 01 10101A禁送禁送OAAA禁送禁

15、送BAAB1 01 01 01 00 00 11 01 10011B禁送禁送OB禁送禁送ABBBAB1 11 11 11 10 00 11 01 10001AB禁送禁送OAB禁送禁送AAB禁送禁送BABAB表表3-6 真值表真值表 ABABOA(01)B(10)AB(11)O(00)例例3-533由真值表畫出卡諾圖如圖3-8所示。由卡諾圖得表達(dá)式如下： FABADCDBCAB AD CD BC說明說明ABCD00 0111 100001圖圖3-8輸血、受血卡諾圖輸血、受血卡諾圖1111011011100000110134例例3-5FABADCDBCAB AD CD BC35n如何把一個(gè)具體問題

16、抽象為一個(gè)邏輯問題如何把一個(gè)具體問題抽象為一個(gè)邏輯問題是邏輯設(shè)計(jì)中最困難、也是最重要的一步。是邏輯設(shè)計(jì)中最困難、也是最重要的一步。n如果不能把一個(gè)具體問題正確地用邏輯語如果不能把一個(gè)具體問題正確地用邏輯語言進(jìn)行描述，則邏輯設(shè)計(jì)就無從談起。言進(jìn)行描述，則邏輯設(shè)計(jì)就無從談起。說明說明36n設(shè)計(jì)一個(gè)判別二個(gè)設(shè)計(jì)一個(gè)判別二個(gè)n位二進(jìn)制數(shù)之和奇偶位二進(jìn)制數(shù)之和奇偶性的電路，當(dāng)二數(shù)之和為奇數(shù)時(shí)電路輸出性的電路，當(dāng)二數(shù)之和為奇數(shù)時(shí)電路輸出為為1，否則輸出為，否則輸出為0。n設(shè)：二數(shù)為設(shè)：二數(shù)為A=an-1an-2.a1a0 B=bn-1bn-2.b1b0n二個(gè)二個(gè)n位二進(jìn)制數(shù)之和奇偶性取決于位二進(jìn)制數(shù)之和奇

17、偶性取決于a0和和b0之和的奇偶性。之和的奇偶性。例例37 0 1 1 0 0 0 0 1 1 0 1 1 Fa0 b0真值表真值表F=a0 b0=1Fa0b0真值表如下真值表如下383.3常用組合邏輯電路n常用的組合邏輯電路有編碼器、譯碼器、常用的組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器、比較數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器、比較器、算術(shù)邏輯單元等。器、算術(shù)邏輯單元等。n上節(jié)所介紹的分析方法和設(shè)計(jì)方法都適用上節(jié)所介紹的分析方法和設(shè)計(jì)方法都適用于將要介紹的常用組合電路。于將要介紹的常用組合電路。n本節(jié)著重介紹其功能表示和應(yīng)用。本節(jié)著重介紹其功能表示和應(yīng)用。 393.3編碼器n

18、編碼：是指對(duì)一系列二值代碼中的每一組編碼：是指對(duì)一系列二值代碼中的每一組代碼賦予一固定的含意。代碼賦予一固定的含意。n編碼器：實(shí)現(xiàn)編碼的數(shù)字電路稱作編碼器。編碼器：實(shí)現(xiàn)編碼的數(shù)字電路稱作編碼器。n本節(jié)主要介紹二進(jìn)制編碼器本節(jié)主要介紹二進(jìn)制編碼器 、二、二十進(jìn)制十進(jìn)制編碼器和優(yōu)先編碼器編碼器和優(yōu)先編碼器40二進(jìn)制編碼器n二進(jìn)制編碼器：用n位二進(jìn)制代碼對(duì)N=2n個(gè)一般信號(hào)進(jìn)行編碼的電路，稱為二進(jìn)制編碼器。 n三位二進(jìn)制編碼器A2A1A0是三個(gè)輸是三個(gè)輸出端。出端。編碼器的編碼是唯編碼器的編碼是唯一的。即某一時(shí)刻，一的。即某一時(shí)刻，只能對(duì)一個(gè)輸入信只能對(duì)一個(gè)輸入信號(hào)編碼。號(hào)編碼。I0、I1、I7是八

19、是八個(gè)輸入端，輸入信個(gè)輸入端，輸入信號(hào)為低有效。號(hào)為低有效。對(duì)于一般編碼器，只能對(duì)于一般編碼器，只能有一個(gè)信號(hào)電平有效。有一個(gè)信號(hào)電平有效。故對(duì)于故對(duì)于I0、I1、I7 某某一時(shí)刻，只能有一個(gè)是一時(shí)刻，只能有一個(gè)是低電平，其余均為高電低電平，其余均為高電平。平。圖中沒有圖中沒有I0輸入，輸入，但但I(xiàn)1I7均為均為1時(shí)表時(shí)表明不對(duì)明不對(duì)I1I7編碼，編碼，而只能對(duì)而只能對(duì)I0編碼，編碼，此時(shí)此時(shí)A2A1A0為為000。45672AI I I I23671AI I I I13570AI I I I注意：注意：輸入變量上面的非號(hào)輸入變量上面的非號(hào)并不代表反變量，而并不代表反變量，而代表的是輸入低電平

20、代表的是輸入低電平有效。有效。41三位二進(jìn)制編碼器功能的真值表0I1I2I3I4I5I6I7I 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0A2 A1 A0輸輸 出出輸輸 入入三位二進(jìn)制編碼器功能的真值表三位二進(jìn)制編碼器功能的真值表二進(jìn)制編碼器42二十進(jìn)制編碼器n二二十進(jìn)制編碼器：將十進(jìn)制數(shù)的

21、十個(gè)十進(jìn)制編碼器：將十進(jìn)制數(shù)的十個(gè)數(shù)字?jǐn)?shù)字09編成二進(jìn)制代碼的電路，稱為編成二進(jìn)制代碼的電路，稱為二二十進(jìn)制編碼器。十進(jìn)制編碼器。nCMOS型二型二十進(jìn)制編碼器十進(jìn)制編碼器C30443表達(dá)式表達(dá)式:A3= 8+9A2=4+ 5+ 6+ 7A1=2+ 3+ 6+ 7A0=1+ 3+ 5+ 7+9邏輯圖及表達(dá)式邏輯圖及表達(dá)式十進(jìn)制數(shù)十進(jìn)制數(shù)0是隱含輸入是隱含輸入的。因?yàn)楫?dāng)?shù)?。因?yàn)楫?dāng)19各輸各輸入均無有效信號(hào)即無入均無有效信號(hào)即無高電平輸入時(shí)，編碼高電平輸入時(shí)，編碼器輸出器輸出A3A2A1A0為為0000，恰好是，恰好是0的編碼，的編碼，故省去了故省去了0輸入線。輸入線。19中任意時(shí)刻中任意時(shí)刻只允

22、許有一個(gè)輸入只允許有一個(gè)輸入為高電平信號(hào)，否為高電平信號(hào)，否則將在輸出端發(fā)生則將在輸出端發(fā)生混亂，出現(xiàn)錯(cuò)誤，混亂，出現(xiàn)錯(cuò)誤，為克服這一局限性，為克服這一局限性，采用優(yōu)先編碼器。采用優(yōu)先編碼器。44真值表真值表000100100011010001010110011110001001000000001000000010000000100000001000000010000000100000001000000010000000100000000123456789A3 A2 A1 A0987654321輸輸 出出輸輸 入入十進(jìn)十進(jìn)制數(shù)制數(shù)45優(yōu)先編碼器n優(yōu)先編碼器允許同時(shí)在幾個(gè)輸入端加入有優(yōu)先編碼器允

23、許同時(shí)在幾個(gè)輸入端加入有效輸入信號(hào)，但電路只對(duì)其中優(yōu)先級(jí)別最效輸入信號(hào)，但電路只對(duì)其中優(yōu)先級(jí)別最高的輸入信號(hào)進(jìn)行編碼，而不理睬級(jí)別低高的輸入信號(hào)進(jìn)行編碼，而不理睬級(jí)別低的信號(hào)。的信號(hào)。 n優(yōu)先編碼器優(yōu)先編碼器n邏輯圖邏輯圖n真值表真值表n表達(dá)式表達(dá)式n多片級(jí)聯(lián)舉例多片級(jí)聯(lián)舉例4607II為編碼輸入端為編碼輸入端7I的優(yōu)先權(quán)最高的優(yōu)先權(quán)最高0I的優(yōu)先權(quán)最低的優(yōu)先權(quán)最低210A A A、 、為編碼輸出端為編碼輸出端(反碼輸出反碼輸出)47SI為控制端為控制端(選通控制端選通控制端)S為選通輸出端為選通輸出端E為擴(kuò)展端為擴(kuò)展端S E、是為擴(kuò)展編碼功能而設(shè)置的是為擴(kuò)展編碼功能而設(shè)置的 4824567s

24、()AIIIII124534567s()AI I II I IIII01 246346567s()AI I I II I II III0 1 234567sSI I I I I I I I I0 1 234567ss01234567s()EI I I I I I I I I IIIIIIIIII4910111111111 1000000001 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1

25、1 1 1 1 1 10 00000 000SE A2 A1 A0 I0 I1 I2 I3 I4 I5 I6 I7IS 輸輸 出出輸輸 入入表表3-9 74148的真值表的真值表 優(yōu)先編碼器5074148的引腳圖及符號(hào)如圖所示：的引腳圖及符號(hào)如圖所示：優(yōu)先編碼器1234576GNDVCC8161514131210119 S E A2 A1 A0I I3 3 I I2 2 I I1 1 I I0 0 I I4 4 I I5 5 I I6 6 I I7 7 I Is s 7414851例3-6n解：解：74148的輸出編碼為反碼形式，而題目的輸出編碼為反碼形式，而題目要求輸出為原碼形式。根據(jù)題目要

26、求需要兩要求輸出為原碼形式。根據(jù)題目要求需要兩片片74148，設(shè)片，設(shè)片為低位片，片為低位片，片為高位片。為高位片。按著高位優(yōu)先的原則應(yīng)首先允許高位片按著高位優(yōu)先的原則應(yīng)首先允許高位片進(jìn)進(jìn)行編碼，行編碼，試用兩片試用兩片74148接成接成16線線-4線優(yōu)先編碼器，線優(yōu)先編碼器，輸出編碼為原碼形式。輸出編碼為原碼形式。HSLSISH0I520111111111111111110000000000000000 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1

27、 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

28、 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1SEA3 A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 輸輸 出出 輸輸 入入表表3-10 例例3-7的真值表的真值表H3SA158II中有低電平時(shí)，中有低電平時(shí)，A3A2A1A0為為1111-1000。70II中有低電平時(shí)，中有低電平時(shí)，A3A2A1A0為為0111-0000。53正常編碼時(shí)，片正常編碼時(shí)，片和和片片總是只有一片工總是只有一片工作。作。不工作的那片的不工作的那片的3個(gè)輸個(gè)輸出端都為高電平，使出端都為高電平，使與非

29、門處于使能狀態(tài)，與非門處于使能狀態(tài)，為工作的一片編碼數(shù)為工作的一片編碼數(shù)據(jù)輸出創(chuàng)造條件。據(jù)輸出創(chuàng)造條件。工作的一片編碼器的工作的一片編碼器的3個(gè)輸出端經(jīng)與非門倒個(gè)輸出端經(jīng)與非門倒相后還原為原碼。相后還原為原碼。3SA片的片的1S 0S 片工作時(shí)，片工作時(shí)，否則，否則，121SSS120EEE0,1SE若有編碼輸入若有編碼輸入否則否則543.4譯碼器n譯碼是編碼的逆過程。譯碼是編碼的逆過程。n在編碼時(shí)所使用的每一種二進(jìn)制代碼狀態(tài)，都賦在編碼時(shí)所使用的每一種二進(jìn)制代碼狀態(tài)，都賦予了特定的含義，即表示了一個(gè)確定的信號(hào)或?qū)ο蟆Ｓ枇颂囟ǖ暮x，即表示了一個(gè)確定的信號(hào)或?qū)ο蟆０汛a的特定含義把代碼的特定含

30、義“翻譯翻譯”出來的過程叫做譯碼。出來的過程叫做譯碼。n實(shí)現(xiàn)譯碼操作的電路稱做譯碼器。實(shí)現(xiàn)譯碼操作的電路稱做譯碼器。n譯碼器可以將輸入代碼的狀態(tài)轉(zhuǎn)換成相應(yīng)的輸出譯碼器可以將輸入代碼的狀態(tài)轉(zhuǎn)換成相應(yīng)的輸出信號(hào)，以表示其原意。根據(jù)需要，輸出信號(hào)可以是信號(hào)，以表示其原意。根據(jù)需要，輸出信號(hào)可以是脈沖，也可以是電位。譯碼器種類很多。脈沖，也可以是電位。譯碼器種類很多。553.4譯碼器n二進(jìn)制譯碼器二進(jìn)制譯碼器74138n二二-十進(jìn)制譯碼器十進(jìn)制譯碼器n半導(dǎo)體數(shù)碼管和七段字型譯碼器半導(dǎo)體數(shù)碼管和七段字型譯碼器56 二進(jìn)制譯碼器n把二進(jìn)制代碼的各種狀態(tài)，按照其原意翻譯把二進(jìn)制代碼的各種狀態(tài)，按照其原意翻譯

31、成對(duì)應(yīng)輸出信號(hào)的電路，叫做二進(jìn)制譯碼器。成對(duì)應(yīng)輸出信號(hào)的電路，叫做二進(jìn)制譯碼器。n二進(jìn)制譯碼器中如果輸入代碼有二進(jìn)制譯碼器中如果輸入代碼有n位，就有位，就有2n個(gè)輸出信號(hào)，每個(gè)輸出信號(hào)都對(duì)應(yīng)了輸入個(gè)輸出信號(hào)，每個(gè)輸出信號(hào)都對(duì)應(yīng)了輸入代碼的一種狀態(tài)。這種譯碼器有時(shí)又稱做變代碼的一種狀態(tài)。這種譯碼器有時(shí)又稱做變量譯碼器，因?yàn)樗梢宰g出輸入變量的全部量譯碼器，因?yàn)樗梢宰g出輸入變量的全部狀態(tài)。狀態(tài)。 57邏輯圖A2、A1、A0為二為二進(jìn)制代碼輸入端進(jìn)制代碼輸入端70FF 輸出端，低電平有效輸出端，低電平有效321SSS、為三個(gè)控制端為三個(gè)控制端01321SSS，譯碼器工作。否則禁止。譯碼器工作。否則

32、禁止。0120AAAF 0121AAAF 0122AAAF 0123AAAF 0124AAAF 0125AAAF 0126AAAF 0127AAAF 58 表表3-11 74138的真值表的真值表11111111111111110111111110111111110111111110111111110111111110111111110111111110 000001010011100101110111代碼輸入代碼輸入 0 11 01 01 01 01 01 01 01 0使能輸入使能輸入譯碼輸出譯碼輸出F0 F1 F2 F3 F4 F5 F6 F7A2 A1 A0S1 S2+S3597413

33、8譯碼器n74138的符號(hào)圖及引腳圖如圖所示。的符號(hào)圖及引腳圖如圖所示。1234576ABCS2S3GNDS1VccY0Y1Y2Y3Y5Y48161514131210119Y7Y67413860例3-6n試用試用74138譯碼器實(shí)現(xiàn)譯碼器實(shí)現(xiàn)4線線-16線譯碼器。線譯碼器。n解：解：74138只有三個(gè)代碼輸入端只有三個(gè)代碼輸入端(或稱地址或稱地址輸入端輸入端)。n4線線-16線譯碼器應(yīng)有四個(gè)地址輸入端，設(shè)為線譯碼器應(yīng)有四個(gè)地址輸入端，設(shè)為A3A2A1A0。A2A1A0與單片與單片74138的的A2A1A0相接，選控制端作為相接，選控制端作為A3輸入端。在輸入端。在A3=0和和A3=1時(shí)應(yīng)使低位

34、片和高位片分別處于使能狀時(shí)應(yīng)使低位片和高位片分別處于使能狀態(tài)。有兩種方案。態(tài)。有兩種方案。61例3-6n試用試用74138譯碼器實(shí)現(xiàn)譯碼器實(shí)現(xiàn)4線線-16線譯碼器。線譯碼器。n解：方案一解：方案一:+5V62方案一：具有使能端63方案二：不帶控制端64實(shí)現(xiàn)邏輯函數(shù)舉例由于二進(jìn)制譯碼器的每一個(gè)輸出均是輸入由于二進(jìn)制譯碼器的每一個(gè)輸出均是輸入代碼的最小項(xiàng)函數(shù)。故可用二進(jìn)制譯碼器實(shí)代碼的最小項(xiàng)函數(shù)。故可用二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)。現(xiàn)邏輯函數(shù)。65( ,)(1,2,4,7)F A B CABCABCABCABCABC ABC ABC ABC 2102102102101247FA AA A AA A A

35、A A AAF F F F令令A(yù)2=A，A1=B，A0=C，則則例用用74138實(shí)現(xiàn)邏輯函數(shù)實(shí)現(xiàn)邏輯函數(shù)F=(1，2，4，7)。66n二二-十進(jìn)制譯碼器有很多種，其輸入為一十進(jìn)制譯碼器有很多種，其輸入為一組組BCD碼，輸出是一組高、低電平信號(hào)。碼，輸出是一組高、低電平信號(hào)。按其輸入、輸出線數(shù)又稱做按其輸入、輸出線數(shù)又稱做4線線-10線譯線譯碼器。碼器。nCMOS二二-十進(jìn)制譯碼器十進(jìn)制譯碼器CC4028n邏輯圖邏輯圖n表達(dá)式表達(dá)式n級(jí)聯(lián)舉例級(jí)聯(lián)舉例二十進(jìn)制譯碼器67CC4028的邏輯圖(參見P64圖3-18)F9F8F7F6F5F4F3F2F1F0&A3A2A1A01111111&am

36、p;111111111111111111CC4028為兩為兩級(jí)譯碼，第級(jí)譯碼，第一級(jí)為下半一級(jí)為下半部分，將輸部分，將輸入數(shù)據(jù)譯為入數(shù)據(jù)譯為七項(xiàng)：七項(xiàng)：第二級(jí)譯碼第二級(jí)譯碼將下部七項(xiàng)將下部七項(xiàng)分別組合譯分別組合譯碼輸出為上碼輸出為上面十項(xiàng)面十項(xiàng)10AA 10AA 10AA 10AA 32AA 32AA 32AA 01230AAAAF 01231AAAAF 01232AAAAF 01236AAAAF 01235AAAAF 01233AAAAF 01234AAAAF 01237AAAAF 01238AAAAF 01239AAAAF 68二十進(jìn)制譯碼器二二十十進(jìn)進(jìn)制制譯譯碼碼器器A0A1A2A3F0

37、F1F2F3F4F5F6F7F8F9圖3-24 CC4028的邏輯符號(hào)和外引腳圖18765432161591011121314F4VSSF2F0F7F9F5F6VDDF3F1F8A2A1A3A0CC402869 表 3-12 CC4028的真值表1000000000010000000000100000000001000000000010000000000100000000001000000000010000000000100000000001F0 F1 F2 F3 F4 F5 F6 F7 F8 F9輸 出0000000100100011010001010110011110001001A3 A2

38、 A1 A0輸 入A3A2A1A0只能輸入只能輸入8421碼。碼。六個(gè)無關(guān)項(xiàng)沒有參與化簡(jiǎn)，出現(xiàn)這些無關(guān)項(xiàng)時(shí)，譯碼器六個(gè)無關(guān)項(xiàng)沒有參與化簡(jiǎn)，出現(xiàn)這些無關(guān)項(xiàng)時(shí)，譯碼器也不會(huì)出現(xiàn)錯(cuò)誤。輸出全為也不會(huì)出現(xiàn)錯(cuò)誤。輸出全為0。當(dāng)將當(dāng)將A3端置端置0，輸入，輸入A2A1A0的的3位二進(jìn)制碼就可位二進(jìn)制碼就可以在輸出端轉(zhuǎn)譯為八進(jìn)制碼。以在輸出端轉(zhuǎn)譯為八進(jìn)制碼。 70半導(dǎo)體數(shù)碼管和七段字型譯碼器n數(shù)碼管即數(shù)碼顯示器。數(shù)碼管即數(shù)碼顯示器。n常用的數(shù)碼顯示器有半導(dǎo)體數(shù)碼管，熒光常用的數(shù)碼顯示器有半導(dǎo)體數(shù)碼管，熒光數(shù)碼管，輝光數(shù)碼管和液晶顯示器等。數(shù)碼管，輝光數(shù)碼管和液晶顯示器等。n由于各種工作方式的顯示器件對(duì)譯碼器

39、的由于各種工作方式的顯示器件對(duì)譯碼器的要求各不相同，故需根據(jù)不同的顯示器件要求各不相同，故需根據(jù)不同的顯示器件介紹其顯示譯碼器。介紹其顯示譯碼器。n本節(jié)只研究驅(qū)動(dòng)七段發(fā)光二極管的顯示譯本節(jié)只研究驅(qū)動(dòng)七段發(fā)光二極管的顯示譯碼器，故首先介紹七段發(fā)光二極管的簡(jiǎn)單碼器，故首先介紹七段發(fā)光二極管的簡(jiǎn)單顯示原理。顯示原理。71半導(dǎo)體數(shù)碼管和七段字型譯碼器n一些特殊半導(dǎo)體材料，如磷砷化鎵作成的一些特殊半導(dǎo)體材料，如磷砷化鎵作成的PN結(jié)，結(jié)，當(dāng)外加正向電壓時(shí)，可以將電能轉(zhuǎn)換為光能，從當(dāng)外加正向電壓時(shí)，可以將電能轉(zhuǎn)換為光能，從而發(fā)出清晰悅目的光線。利用這種而發(fā)出清晰悅目的光線。利用這種PN結(jié)，可封裝結(jié)，可封裝成

40、單個(gè)的發(fā)光二極管，也可封裝成分段式（或點(diǎn)成單個(gè)的發(fā)光二極管，也可封裝成分段式（或點(diǎn)陣式）的顯示器件，如用七個(gè)作成條形的發(fā)光二陣式）的顯示器件，如用七個(gè)作成條形的發(fā)光二極管排列成組合字型。還常在其右下角組合一個(gè)極管排列成組合字型。還常在其右下角組合一個(gè)圓形發(fā)光二極管用來顯示數(shù)字中的小數(shù)點(diǎn)。這種圓形發(fā)光二極管用來顯示數(shù)字中的小數(shù)點(diǎn)。這種數(shù)碼管常稱為數(shù)碼管常稱為七段數(shù)碼管七段數(shù)碼管。n按其內(nèi)部結(jié)構(gòu)可分為共陰極和共陽極數(shù)碼管如圖按其內(nèi)部結(jié)構(gòu)可分為共陰極和共陽極數(shù)碼管如圖3-26示。示。72半導(dǎo)體數(shù)碼管73七段字型譯碼器七段字型譯碼器74熄滅熄滅熄滅熄滅顯示數(shù)顯示數(shù)字符號(hào)字符號(hào)0000001100111

41、100100100000110100110001001001100000000111100000000001100111111111111110000000abcdefg輸輸 出出 1 1 0 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 0 0 0 0 0 0 1LT RBI A3 A2 A1 A0 BI/RBO輸輸 入入表表3-13 74LS47功能表功能表試燈輸入試燈輸入LT0 10 0 0

42、0 0 0 0BI滅燈輸入滅燈輸入RBO滅零輸出滅零輸出001 1 1 1 1 1 11 1 1 1 1 1 1熄滅熄滅RBI滅零輸入滅零輸入00 0 0 0熄滅75當(dāng)當(dāng) 作為滅零輸出端使用時(shí)，本位滅零后輸作為滅零輸出端使用時(shí)，本位滅零后輸出低電平。用于控制相鄰位是否應(yīng)該滅零。圖中整出低電平。用于控制相鄰位是否應(yīng)該滅零。圖中整數(shù)部分的個(gè)位和小數(shù)部分的十分位沒有使用滅零功數(shù)部分的個(gè)位和小數(shù)部分的十分位沒有使用滅零功能，當(dāng)全部數(shù)據(jù)為零時(shí)則可保留顯示能，當(dāng)全部數(shù)據(jù)為零時(shí)則可保留顯示0.0，否則七位，否則七位將會(huì)全部熄滅。將會(huì)全部熄滅。 /BI RBORBO滅零輸出滅零輸出76用輸出低電平有用輸出低電

43、平有效的譯碼器驅(qū)動(dòng)效的譯碼器驅(qū)動(dòng)共陽極數(shù)碼管和共陽極數(shù)碼管和用輸出高電平有用輸出高電平有效的譯碼器驅(qū)動(dòng)效的譯碼器驅(qū)動(dòng)共陰極數(shù)碼管的共陰極數(shù)碼管的接線圖。圖中接線圖。圖中R為限流電阻。為限流電阻。77783.5 數(shù)據(jù)分配器和數(shù)據(jù)選擇器 n數(shù)據(jù)分配器數(shù)據(jù)分配器n數(shù)據(jù)選擇器數(shù)據(jù)選擇器79數(shù)據(jù)分配器n數(shù) 據(jù) 分 配 器 又 稱 多 路 解 調(diào) 器數(shù) 據(jù) 分 配 器 又 稱 多 路 解 調(diào) 器 , 簡(jiǎn) 稱簡(jiǎn) 稱DEMUX。n其功能是將一路數(shù)據(jù)根據(jù)需要送到被指其功能是將一路數(shù)據(jù)根據(jù)需要送到被指定的一路輸出通道上去。定的一路輸出通道上去。n數(shù)據(jù)分配器是一個(gè)多輸出的邏輯電路。數(shù)據(jù)分配器是一個(gè)多輸出的邏輯電路。

44、80開關(guān)開關(guān)K受地址輸入受地址輸入A、B控制，將數(shù)據(jù)控制，將數(shù)據(jù)D分配分配到選定的通道中去。例如，到選定的通道中去。例如，AB=01時(shí)，將時(shí)，將D送送到到W1通道。通道。數(shù)據(jù)分配器的原理示意圖數(shù)據(jù)分配器的原理示意圖810FD當(dāng)當(dāng)A2A1A0=000時(shí)時(shí)1FDA2A1A0=001時(shí)時(shí)7FDA2A1A0=111時(shí)時(shí)用三線用三線-八線譯碼器八線譯碼器74138可以實(shí)現(xiàn)八路可以實(shí)現(xiàn)八路DEMUX。數(shù)據(jù)分配器的功能可用譯碼器實(shí)現(xiàn)。數(shù)據(jù)分配器的功能可用譯碼器實(shí)現(xiàn)。例：例：F0 0F1 1F2 2F3 3F4 4F5 5 F6 6F7 77413874138S1 1 S2 2 S3 3A2 2 A1 1 A

45、0 0A2 2 A1 1 A0 01 1D數(shù)據(jù)輸入數(shù)據(jù)輸入原碼輸出原碼輸出(a)82 反碼輸出230SS若令若令S1=D， 則構(gòu)成另一種則構(gòu)成另一種DEMUX。0FD1FD7FD即當(dāng)即當(dāng)A2A1A0=000時(shí)，時(shí)， A2A1A0=001時(shí)，時(shí)，A2A1A0=111時(shí)，時(shí)，83數(shù)據(jù)選擇器 n數(shù)據(jù)選擇器又叫多路開關(guān)，簡(jiǎn)稱數(shù)據(jù)選擇器又叫多路開關(guān)，簡(jiǎn)稱MUX (Multiplexer)。數(shù)據(jù)選擇器的邏輯功能是。數(shù)據(jù)選擇器的邏輯功能是在地址選擇信號(hào)的控制下，從多路數(shù)據(jù)中選在地址選擇信號(hào)的控制下，從多路數(shù)據(jù)中選擇一路數(shù)據(jù)作為輸出信號(hào)。擇一路數(shù)據(jù)作為輸出信號(hào)。84數(shù)據(jù)選擇器原理示意圖數(shù)據(jù)選擇器原理示意圖A1

46、A0D0D1D2D3E四選一數(shù)據(jù)選擇器邏輯圖四選一數(shù)據(jù)選擇器邏輯圖1F&1111185mi (i=0,1,2,3)是地址是地址選擇信號(hào)選擇信號(hào)A1和和A0的四的四個(gè)最小項(xiàng)。每當(dāng)個(gè)最小項(xiàng)。每當(dāng)A1和和A0有一組確定取值時(shí)，有一組確定取值時(shí)，F(xiàn)有相應(yīng)的數(shù)據(jù)輸出。有相應(yīng)的數(shù)據(jù)輸出。10010110210330iiiFA A DA A DA A DA A Dm D表達(dá)式表達(dá)式E由邏輯圖可列出數(shù)據(jù)選擇器的輸出函由邏輯圖可列出數(shù)據(jù)選擇器的輸出函數(shù)表達(dá)式數(shù)表達(dá)式(在在 = 0時(shí)選擇器工作時(shí)選擇器工作)：A1A0D0D1D2D3E四選一數(shù)據(jù)選擇器邏輯圖四選一數(shù)據(jù)選擇器邏輯圖1F&1111186

47、雙四選一數(shù)據(jù)選擇器雙四選一數(shù)據(jù)選擇器74153的邏輯圖的邏輯圖87表表3-17 74153功能表功能表0 0D0 (D0)D1 (D1)D2 ( D2)D3 ( D3) D0D3 (D0D3)D0D3 (D0D3)D0D3 (D0D3)D0D3 (D0D3)10000 0 00 11 01 1F1 (F2)Di ( Di)E (E)A1 A0數(shù)數(shù) 據(jù)據(jù)使使 能能地址選擇地址選擇輸輸 出出數(shù)數(shù) 據(jù)據(jù)74153的功能表的功能表88八選一數(shù)據(jù)選擇器八選一數(shù)據(jù)選擇器74151210021012102210321042105210621077ii0iFA A A DA AA DA A A DA AA D

48、A A A DA AA DA A A DA AA DmD892100210121022103210421052106210770iiiFA A A DA AA DA A A DA AA DA A A DA AA DA A A DA AA DmD八選一數(shù)據(jù)選擇器八選一數(shù)據(jù)選擇器74151表表3-16 74151的功能表的功能表1D0D1D2D3D4D5D6D70D0D1D2D3D4D5D6D7010101010011001100001111100000000FFA1A2A3E90用用74153雙雙4選一構(gòu)成選一構(gòu)成8選一數(shù)據(jù)選擇器選一數(shù)據(jù)選擇器91數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)n由于數(shù)據(jù)選擇器的輸出函數(shù)

49、形式是與由于數(shù)據(jù)選擇器的輸出函數(shù)形式是與-或或式，所以，可以用數(shù)據(jù)選擇器實(shí)現(xiàn)任意式，所以，可以用數(shù)據(jù)選擇器實(shí)現(xiàn)任意函數(shù)。函數(shù)。 n輸入變量的個(gè)數(shù)與數(shù)據(jù)選擇器的地址輸入變量的個(gè)數(shù)與數(shù)據(jù)選擇器的地址變量個(gè)數(shù)相等時(shí)變量個(gè)數(shù)相等時(shí)n一般單輸出組合邏輯電路都可以用數(shù)據(jù)選擇一般單輸出組合邏輯電路都可以用數(shù)據(jù)選擇器來實(shí)現(xiàn)。器來實(shí)現(xiàn)。n代數(shù)比較法代數(shù)比較法925VABCD2D0D1D4D5D6D7D3EFA2A1A0F=(m1,m2,m4,m7)例例試用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)試用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)F(A,B,C)=(m1,m2,m4,m7)。93數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)n若實(shí)現(xiàn)的函數(shù)變量比所用的

50、若實(shí)現(xiàn)的函數(shù)變量比所用的MUX地址地址變量個(gè)數(shù)多，是否仍可以用代數(shù)比較法變量個(gè)數(shù)多，是否仍可以用代數(shù)比較法呢？呢？n回答是肯定的?；卮鹗强隙ǖ摹當(dāng)當(dāng)MUX地址變量為地址變量為n，函數(shù)變量為，函數(shù)變量為n+1時(shí)，時(shí)，先從先從n+1個(gè)函數(shù)變量中選取其中的個(gè)函數(shù)變量中選取其中的n個(gè)變量個(gè)變量與地址變量一一對(duì)應(yīng)，再將函數(shù)展開為這與地址變量一一對(duì)應(yīng)，再將函數(shù)展開為這n個(gè)變量的最小項(xiàng)之和的形式，這時(shí)各最小項(xiàng)個(gè)變量的最小項(xiàng)之和的形式，這時(shí)各最小項(xiàng)的系數(shù)可能是常量的系數(shù)可能是常量0或或1，也可能是剩余變，也可能是剩余變量的原變量或反變量。量的原變量或反變量。94FABCABCABCABC1001011021

51、03FA A DA A DA A DA A DCD0D1D2A0A1D3FE(m1+m2+m4+m7)BA0312,DDCDDC&953.6 數(shù)值比較電路n數(shù)值比較電路是用來比較兩個(gè)二進(jìn)制數(shù)數(shù)值比較電路是用來比較兩個(gè)二進(jìn)制數(shù)的大小或是否相等的電路。的大小或是否相等的電路。n比較原理比較原理n一位比較器一位比較器n四位比較器四位比較器96比較原理n比較兩個(gè)二進(jìn)制數(shù)的大小要從最高位開比較兩個(gè)二進(jìn)制數(shù)的大小要從最高位開始比較直至最低位。始比較直至最低位。n如對(duì)于如對(duì)于A=A3A2A1A0和和B=B3B2B1B0，若，若A3B3，以下各位不必比較，就可判斷，以下各位不必比較，就可判斷AB，反之

52、，若，反之，若A3B3，則，則ABi，AiBi，Ai=Bi。其真值表如。其真值表如表表3-19所示。所示。表表3-19 一位比較器真值表一位比較器真值表輸輸 入入輸輸 出出AiBi(Ai=Bi)(AiBi)01010110110000100001由表可得出一位比較器的由表可得出一位比較器的三個(gè)輸出端的邏輯表達(dá)式分三個(gè)輸出端的邏輯表達(dá)式分別為：別為： iiii()ABABiiii()ABABiiii()ABA B98(Ai=Bi)AiBi(AiBi)圖圖3-33一位比較器一位比較器1&11一位比較器邏輯圖一位比較器邏輯圖iiii()ABABiiii()ABABiiii()ABA B99四

53、位比較器n中規(guī)模四位數(shù)值比較器中規(guī)模四位數(shù)值比較器CC14585(74LS85)的邏輯圖和邏輯符的邏輯圖和邏輯符號(hào)如圖號(hào)如圖3-34所示。所示。100四位比較器四位比較器(ab)B0A0B1A1B2A2B3A3(AB)(A=B)(AB、Ab、ab) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0Bi Aib) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A

54、2B1A1B0A0B0A0=B0A0=B0A0=B0 1 0 00 1 00 0 11 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 00 0 1)()(00112233baBABABABABA 108圖圖3-35 四位數(shù)值比較器引腳圖四位數(shù)值比較器引腳圖CMOS比較器比較器TTL比較器比較器四位比較器的外引腳排列圖四位比較器的外引腳排列圖109例例A B C DF1 F2 F30 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11

55、 1 0 01 0 01 0 01 0 01 0 01 0 01 0 00 1 00 0 10 0 10 0 10 0 10 0 10 0 1解：若把解：若把A、B、C、D看看成二進(jìn)制數(shù)時(shí)，成二進(jìn)制數(shù)時(shí)，ABCD=0110時(shí)，時(shí)，F(xiàn)2=1；ABCD0110時(shí)，時(shí)，F(xiàn)3=1；上述分析結(jié)果是上述分析結(jié)果是ABCD與與二進(jìn)制二進(jìn)制0110比較得出的。比較得出的。0 1 1 0因此選用四位二進(jìn)制數(shù)因此選用四位二進(jìn)制數(shù)值比較器較為方便。值比較器較為方便。令令A(yù)3A2A1A0=ABCD， B3B2B1B0=0110，AB時(shí)為時(shí)為F3。邏輯圖如圖所示。邏輯圖如圖所示。試選用中規(guī)模集成電試選用中規(guī)模集成電路實(shí)

56、現(xiàn)左表所示電路。路實(shí)現(xiàn)左表所示電路。110abaBABA=B74LS85+5VF3F2F1ABCD0110例題的邏輯圖例題的邏輯圖1113.7 算數(shù)運(yùn)算電路 n二進(jìn)制加法電路二進(jìn)制加法電路 n二進(jìn)制減法電路二進(jìn)制減法電路 n算術(shù)邏輯單元算術(shù)邏輯單元(ALU) 112二進(jìn)制加法電路n半加和全加的概念半加和全加的概念n半加器（半加器（Half Adder）n全加器（全加器（Full Adder）n加法器加法器n串行加法器串行加法器n并行加法器并行加法器 n串行進(jìn)位并行加法器串行進(jìn)位并行加法器 n超前進(jìn)位并行加法器超前進(jìn)位并行加法器nBCD碼加法器碼加法器 113半加和全加的概念n兩個(gè)兩個(gè)n位二進(jìn)制

57、數(shù)相加，是從最低有效位開位二進(jìn)制數(shù)相加，是從最低有效位開始相加，得到始相加，得到“和數(shù)和數(shù)”并傳送進(jìn)位最后得并傳送進(jìn)位最后得到結(jié)果。到結(jié)果。n最低位只有加數(shù)和被加數(shù)相加，稱為半加；最低位只有加數(shù)和被加數(shù)相加，稱為半加；n其余各位是加數(shù)、被加數(shù)和相鄰低位的進(jìn)其余各位是加數(shù)、被加數(shù)和相鄰低位的進(jìn)位相加稱為全加。位相加稱為全加。 114半加器（Half Adder） n半加器：完成只有加數(shù)和被加數(shù)相加的半加器：完成只有加數(shù)和被加數(shù)相加的電路，稱為半加器，如最低位的加法。電路，稱為半加器，如最低位的加法。115iiiiiiiSABA BABi 1iiCABAiBiSiCi+10 0 0 00 1 1

58、01 0 1 01 1 0 1半加器真值表半加器真值表AiBiSiCi+1(a)&=1Ci+1AiBiSi(b)COCi+1HAAiBiSi(c)半加器的邏輯符號(hào)及真值表半加器的邏輯符號(hào)及真值表116全加器（Full Adder）n全加器：能夠完成除了加數(shù)、被加數(shù)相加全加器：能夠完成除了加數(shù)、被加數(shù)相加之外，還要加上相鄰低位的進(jìn)位的電路，之外，還要加上相鄰低位的進(jìn)位的電路，稱為全加器。稱為全加器。117Ai Bi Ci 0 01 01 00 11 00 10 1 1 1 0 0 0 0 0 1 0 1 00 1 1 1 0 01 0 1 1 1 01 1 1 Si Ci+1 全加器真值

59、表全加器真值表iiiiCBAS )(iiiii1iBACBAC 全加器的真值表全加器的真值表和和加數(shù)加數(shù)被加數(shù)被加數(shù)低位來的進(jìn)位低位來的進(jìn)位向高位的進(jìn)位向高位的進(jìn)位AiBiCi0100011110AiBiCi0 10001111000000 0 0011111111SiCi+1118iiiiCBAS )(iiiii1iBACBAC SiAiBiCiCi+1FA全加器慣用邏輯符號(hào)全加器慣用邏輯符號(hào)SiAiBiCiCi+1全加器國(guó)標(biāo)邏輯符號(hào)全加器國(guó)標(biāo)邏輯符號(hào)CI CO全加器的邏輯符號(hào)和邏輯圖全加器的邏輯符號(hào)和邏輯圖=1=1Ci+1SiAiBiCi全加器邏輯圖全加器邏輯圖1&119加法器n加

60、法器：實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算的電路。加法器：實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算的電路。 n串行加法器：串行加法器采用串行運(yùn)算方式，串行加法器：串行加法器采用串行運(yùn)算方式，從二進(jìn)制數(shù)的最低位開始，逐位相加至最高從二進(jìn)制數(shù)的最低位開始，逐位相加至最高位，最后得出和數(shù)。位，最后得出和數(shù)。 n并行加法器：并行加法器采用并行運(yùn)算方式，并行加法器：并行加法器采用并行運(yùn)算方式，將各位數(shù)同時(shí)相加，因而提高了運(yùn)算速度。將各位數(shù)同時(shí)相加，因而提高了運(yùn)算速度。 120并行加法器n按進(jìn)位數(shù)傳遞方式可分為串行進(jìn)位和并行進(jìn)位按進(jìn)位數(shù)傳遞方式可分為串行進(jìn)位和并行進(jìn)位兩種方式并行加法器。兩種方式并行加法器。 圖圖3-38串行進(jìn)位并行加法器的邏輯圖。串行進(jìn)位并行加法器的邏輯圖。121串行進(jìn)位并行加法器n全加器的個(gè)數(shù)等于加