RS485、RS422接口設(shè)計指南

1、RS485、RS422接口設(shè)計指南CPU在線配置Xilinx FPGA硬件功能模塊設(shè)計XX硬件功能模塊設(shè)計說明 技 術(shù) 文 件 技術(shù)文件名稱：RS485、RS422接口設(shè)計指南用CPU對Xilinx FPGA進(jìn)行配置功能模塊設(shè)計 技術(shù)文件編號： 版 本： 共 21 頁(包括封面)擬 制 趙克忠、車偉靜 謝 卓 輝 審 核 會 簽 標(biāo)準(zhǔn)化 批 準(zhǔn) 深圳市中興通訊股份有限公司附件四35五：技 術(shù) 文 件 技術(shù)文件名稱：CPU在線配置Xilinx FPGA硬件功能模塊設(shè)計用CPU對Xilinx FPGA進(jìn)行配置功能模塊設(shè)計XX硬件功能模塊設(shè)計 技術(shù)文件編號： 版 本：1.0 文件質(zhì)量等級：共 20

2、頁(包括封面)擬 制 趙克忠、車偉靜 審 核 會 簽 標(biāo)準(zhǔn)化 批 準(zhǔn) 模塊名稱： 模塊代碼：模塊提交單位：模塊負(fù)責(zé)人：模塊參加者： 日 期： 深圳市中興通訊股份有限公司修改記錄文件編號版本號擬制人/修改人擬制/修改日期更改理由主要更改內(nèi)容（寫要點即可）1.0趙克忠、車偉靜謝卓輝5/28/2003注1：每次更改歸檔文件（指歸檔到事業(yè)部或公司檔案室的文件）時，需填寫此表。注2：文件第一次歸檔時，“更改理由”、“主要更改內(nèi)容”欄寫“無”。前 言01RS-485與RS-422性能指標(biāo)及其標(biāo)準(zhǔn)12RS-485與RS-422器件及材料說明13RS-485與RS-422設(shè)計原理23.1基本原理23.1.1R

3、S-485與RS -232電路的區(qū)別與優(yōu)勢23.1.2長短連接的判斷標(biāo)準(zhǔn)、物理表現(xiàn)與應(yīng)對措施43.1.3RS-485與RS-422典型應(yīng)用電路與選擇方法53.1.4485總線上處理競爭的方法83.2可靠性的設(shè)計93.2.1網(wǎng)絡(luò)配置93.2.2總線匹配93.2.3引出線113.2.4失效保護(hù)113.2.5地線與接地123.2.5.1共模干擾問題123.2.5.2電磁輻射（EMI）問題：133.2.6瞬態(tài)保護(hù)143.2.7其它需要注意的問題153.3電源和接地154維護(hù)說明15參考資料16第 52 頁 共 159204 頁目錄1概述32設(shè)計準(zhǔn)則33模塊功能及用途34關(guān)鍵詞、類別關(guān)聯(lián)詞45模塊性能指

4、標(biāo)及其符合的標(biāo)準(zhǔn)46電原理圖47PCB圖58結(jié)構(gòu)圖51輸入、輸出接口及性能參數(shù)59510器件及材料說明511設(shè)計說明511.1設(shè)計目標(biāo)511.2模塊設(shè)計方案及論證511.3參考資料511.4基本原理511.5子模塊設(shè)計說明1311.6可編程器件說明1311.7工藝結(jié)構(gòu)說明1311.8可信性設(shè)計說明1311.9電源和接地1911.10成本預(yù)計1912模塊使用與維護(hù)說明2012.1調(diào)用說明2012.2維護(hù)說明2012.3調(diào)試環(huán)境2012.4調(diào)試方法2013經(jīng)驗教訓(xùn)2014模塊工作量201概述32設(shè)計準(zhǔn)則33模塊功能及用途34關(guān)鍵詞、類別關(guān)聯(lián)詞35模塊性能指標(biāo)及其符合的標(biāo)準(zhǔn)36電原理圖37PCB圖4

5、8結(jié)構(gòu)圖49輸入、輸出接口及性能參數(shù)410器件及材料說明411設(shè)計說明411.1設(shè)計目標(biāo)411.2模塊設(shè)計方案及論證511.3參考資料511.4基本原理511.5子模塊設(shè)計說明1311.6可編程器件說明1311.7軟件1311.8工藝結(jié)構(gòu)說明1711.9可信性設(shè)計說明1711.10電源和接地1711.11成本預(yù)計1712模塊使用與維護(hù)說明1712.1調(diào)用說明1712.2維護(hù)說明1712.3調(diào)試環(huán)境1712.4調(diào)試方法1813經(jīng)驗教訓(xùn)1814模塊工作量181概述2設(shè)計準(zhǔn)則3模塊功能及用途4關(guān)鍵詞、類別關(guān)聯(lián)詞5模塊性能指標(biāo)及其符合的標(biāo)準(zhǔn)6電原理圖7PCB圖8結(jié)構(gòu)圖9輸入、輸出接口及性能參數(shù)10器件

6、及材料說明11設(shè)計說明11.1設(shè)計目標(biāo)11.2模塊設(shè)計方案及論證11.3參考資料11.4基本原理11.5子模塊設(shè)計說明11.6可編程器件說明11.7軟件11.8工藝結(jié)構(gòu)說明11.9可信性設(shè)計說明11.10電源和接地11.11成本預(yù)計12模塊使用與維護(hù)說明12.1調(diào)用說明12.2維護(hù)說明12.3調(diào)試環(huán)境12.4調(diào)試方法13經(jīng)驗教訓(xùn)14模塊工作量目錄1概述32設(shè)計準(zhǔn)則33模塊功能及用途34關(guān)鍵詞、類別關(guān)聯(lián)詞35模塊性能指標(biāo)及其符合的標(biāo)準(zhǔn)36電原理圖37PCB圖48結(jié)構(gòu)圖49輸入、輸出接口及性能參數(shù)410器件及材料說明411設(shè)計說明411.1設(shè)計目標(biāo)411.2模塊設(shè)計方案及論證511.3參考資料51

7、1.4基本原理511.5子模塊設(shè)計說明1211.6可編程器件說明1211.7軟件1311.8工藝結(jié)構(gòu)說明1611.9可信性設(shè)計說明1611.10電源和接地1611.11成本預(yù)計1612模塊使用與維護(hù)說明1612.1調(diào)用說明1612.2維護(hù)說明1712.3調(diào)試環(huán)境1712.4調(diào)試方法1713經(jīng)驗教訓(xùn)1714模塊工作量171概述2設(shè)計準(zhǔn)則3模塊功能及用途4關(guān)鍵詞、類別關(guān)聯(lián)詞5模塊性能指標(biāo)及其符合的標(biāo)準(zhǔn)6電原理圖7PCB圖8結(jié)構(gòu)圖439輸入、輸出接口及性能參數(shù)4310器件及材料說明11設(shè)計說明11.1設(shè)計目標(biāo)11.2模塊設(shè)計方案及論證11.3參考資料411.4基本原理411.5子模塊設(shè)計說明6411

8、.6可編程器件說明6411.7軟件6511.8工藝結(jié)構(gòu)說明7511.9可信性設(shè)計說明7511.10電源和接地7511.11成本預(yù)計7512模塊使用與維護(hù)說明7512.1調(diào)用說明7512.2維護(hù)說明7512.3調(diào)試環(huán)境7612.4調(diào)試方法7613經(jīng)驗教訓(xùn)7614模塊工作量861設(shè)計準(zhǔn)則22模塊功能及用途23關(guān)鍵詞、類別關(guān)聯(lián)詞24模塊性能指標(biāo)及其符合的標(biāo)準(zhǔn)25電原理圖26PCB圖27結(jié)構(gòu)圖28輸入、輸出接口及性能參數(shù)29器件及材料說明210設(shè)計說明310.1設(shè)計目標(biāo)310.2模塊設(shè)計方案及論證310.3參考資料310.4基本原理310.5可編程器件說明310.6軟件310.7工藝結(jié)構(gòu)說明410.8

9、可信性設(shè)計說明410.9電源和接地410.10成本預(yù)計411模塊使用與維護(hù)說明411.1調(diào)用說明411.2維護(hù)說明411.3調(diào)試環(huán)境411.4調(diào)試方法412經(jīng)驗教訓(xùn)41設(shè)計準(zhǔn)則22模塊功能摘要23參考資料24基本原理25技術(shù)指標(biāo)26電原理圖27PCB圖28結(jié)構(gòu)圖29輸入、輸出接口及電性能210軟件310.1源程序310.2參數(shù)說明310.3軟件接口說明311元器件說明312可編程器件說明312.1原理及框圖312.2器件說明312.3管腳說明312.4關(guān)鍵時序312.5編程文件說明313工藝結(jié)構(gòu)說明314可信性設(shè)計說明314.1可靠性設(shè)計314.2測試性設(shè)計415電源和接地416成本預(yù)計417

10、背景資料418使用說明419調(diào)試、維護(hù)說明419.1調(diào)試環(huán)境419.2調(diào)試方法419.3維護(hù)說明420經(jīng)驗教訓(xùn)41設(shè)計準(zhǔn)則22模塊功能摘要23參考資料24基本原理25技術(shù)指標(biāo)26電原理圖27PCB圖28結(jié)構(gòu)圖29輸入、輸出接口及電性能210軟件310.1源程序310.2參數(shù)說明310.3軟件接口說明311元器件說明312可編程器件說明312.1原理及框圖312.2器件說明312.3管腳說明312.4關(guān)鍵時序312.5編程文件說明313可信性設(shè)計說明313.1可靠性設(shè)計313.2測試性設(shè)計414電源和接地415成本預(yù)計416背景資料417使用、調(diào)試、維護(hù)說明417.1調(diào)試環(huán)境417.2調(diào)試方法4

11、17.3故障解決方法418經(jīng)驗教訓(xùn)4RS485、RS422接口設(shè)計指南用CPU對Xilinx FPGA進(jìn)行配置功能模塊設(shè)計CPU在線配置Xilinx FPGA硬件功能模塊設(shè)計XX功能模塊設(shè)計前 言1 概述模塊名稱：RS485、RS422接口設(shè)計指南用CPU對Xilinx FPGA進(jìn)行配置功能模塊設(shè)計CPU在線配置Xilinx FPGA硬件功能模塊模塊代碼：模塊提交單位位：CDMA事業(yè)部 硬件開發(fā)部模塊負(fù)責(zé)人：趙克忠謝卓輝模塊參加者：車偉靜 RS-485標(biāo)準(zhǔn)最初由電子工業(yè)協(xié)會（EIA）于1983年制訂并發(fā)布，后由TIA-通訊工業(yè)協(xié)會修訂后命名為TIA/EIA-485-A，習(xí)慣地稱之為RS-485

12、。 RS-485由RS-422發(fā)展而來，而RS-422是為彌補RS-232之不足而提出的。為改進(jìn)RS-232通信距離短、速率低的缺點，RS-422定義了一種平衡通信接口，將傳輸速率提高到10Mbps，傳輸距離延長到4000英尺（速率低于100kbps時），并允許在一條平衡線上連接最多10個接收器。RS-422是一種單機(jī)發(fā)送、多機(jī)接收的單向、平衡傳輸規(guī)范，為擴(kuò)展應(yīng)用范圍，隨后又為其增加了多點、雙向通信能力，即允許多個發(fā)送器連接到同一條總線上，同時增加了發(fā)送器的驅(qū)動能力和沖突保護(hù)特性，擴(kuò)展了總線共模范圍，這就是后來的EIA RS-485標(biāo)準(zhǔn)。 RS-485是一個電氣接口規(guī)范，它只規(guī)定了平衡驅(qū)動器和

13、接收器的電特性，而沒有規(guī)定接插件、傳輸電纜和通信協(xié)議。RS-485標(biāo)準(zhǔn)定義了一個基于單對平衡線的多點、雙向（半雙工）通信鏈路，是一種極為經(jīng)濟(jì)、并具有相當(dāng)高噪聲抑制、傳輸速率、傳輸距離和寬共模范圍的通信平臺。 RS-485作為一種多點、差分?jǐn)?shù)據(jù)傳輸?shù)碾姎庖?guī)范現(xiàn)已成為業(yè)界應(yīng)用最為廣泛的標(biāo)準(zhǔn)通信接口之一。這種通信接口允許在簡單的一對雙絞線上進(jìn)行多點、雙向通信、它所具有的噪聲抑制能力、數(shù)據(jù)傳輸速率、電纜長度及可靠性是其他標(biāo)準(zhǔn)無法比擬的。正因為此，許多不同領(lǐng)域都采用RS-485作為數(shù)據(jù)傳輸鏈路。例如電信設(shè)備、局域網(wǎng)、蜂窩基站、工業(yè)控制、汽車電子、儀器儀表等等。這項標(biāo)準(zhǔn)得到廣泛接受的另外一個原因是它的通用

14、性。RS-485標(biāo)準(zhǔn)只對接口的電氣特性做出規(guī)定，而不涉及接插件、電纜或協(xié)議，在此基礎(chǔ)上用戶可以建立自己的高層通信協(xié)議。 本文檔主要說明了RS485與RS422的原理以及設(shè)計應(yīng)用電路中應(yīng)該注意的問題。2 RS-485與RS-422性能指標(biāo)及其標(biāo)準(zhǔn)設(shè)計準(zhǔn)則功能與性能滿足要求，降低成本。指出設(shè)計時應(yīng)注意的如器件選擇、可靠性、安全防護(hù)等方面問題。本設(shè)計是利用CPU對RAM-Based FPGA進(jìn)行配置。因此，對CPU子系統(tǒng)有一些要求，即CPU子系統(tǒng)應(yīng)在FPGA被配置前可獨立運行并訪問所需資源。CPU對FPGA進(jìn)行配置所需的資源很少，一般來說，僅RAM和BootROM的訪問而已僅RAM和BootROM的

15、訪問而已。當(dāng)然，其他掛在CPU總線上的設(shè)備必須處于非訪問態(tài)，F(xiàn)PGA所控制的設(shè)備也應(yīng)處于非工作態(tài)或不影響其他設(shè)備工作的穩(wěn)定態(tài)。該內(nèi)容貼于網(wǎng)上，供同類模塊設(shè)計、使用者參考，內(nèi)容應(yīng)指出設(shè)計該類模塊應(yīng)遵守的基本準(zhǔn)則，包括器件布局、器件選擇、布線、安全、防護(hù)要求等準(zhǔn)則。模塊功能摘要模塊功能及用途 RS-485作為一種多點、差分?jǐn)?shù)據(jù)傳輸?shù)碾姎庖?guī)范現(xiàn)已成為業(yè)界應(yīng)用最為廣泛的標(biāo)準(zhǔn)通信接口之一。這種通信接口允許在簡單的一對雙絞線上進(jìn)行多點、雙向通信、它所具有的噪聲抑制能力、數(shù)據(jù)傳輸速率、電纜長度及可靠性是其他標(biāo)準(zhǔn)無法比擬的。正因為此，許多不同領(lǐng)域都采用RS-485作為數(shù)據(jù)傳輸鏈路。例如電信設(shè)備、局域網(wǎng)、蜂窩基

16、站、工業(yè)控制、汽車電子、儀器儀表等等。這項標(biāo)準(zhǔn)得到廣泛接受的另外一個原因是它的通用性。RS-485標(biāo)準(zhǔn)只對接口的電氣特性做出規(guī)定，而不涉及接插件、電纜或協(xié)議，在此基礎(chǔ)上用戶可以建立自己的高層通信協(xié)議。 本模塊屬于電路級功能模塊。本?？焓菂⒄站W(wǎng)絡(luò)事業(yè)部陸曉的模塊文檔用CPU對FPGA進(jìn)行配置功能模塊設(shè)計來完成的。本模塊設(shè)計是利用板上現(xiàn)有CPU子系統(tǒng)中空閑的ROM空間或RAM空間存放FPGA的配置數(shù)據(jù)，并由CPU模擬專用EPROM對FPGA進(jìn)行配置，以降低硬件成本并實現(xiàn)FPGA的在線升級。本模塊將主要討論對Xilinx的FPGA系列中SPARTARN XL、SPARTARN、VIRTEX和VIRT

17、EXE等常用系列的FPGA進(jìn)行配置該內(nèi)容用于模塊庫中“模塊功能摘要”欄，用于簡單介紹模塊的功能及用途，為模塊查詢者提供簡要介紹為模塊查詢者提供簡要信息。因此本內(nèi)容應(yīng)指出功能模塊所實現(xiàn)的功能、采用的主要技術(shù)方法名稱、達(dá)到的目標(biāo)及模塊用途和擴(kuò)展用途、典型案例等。說明參考的標(biāo)準(zhǔn)和文件?；驹硪怨δ軌K和主要芯片為單元，畫出各單元之間的連接關(guān)系，以及關(guān)鍵的邏輯關(guān)系；支撐整個電路的主要信號線或引出線。詳細(xì)介紹上述各單元電路的基本工作原理及整個電路的工作過程。各組成部分完成的功能和指標(biāo)分配，以及相應(yīng)的時序圖、邏輯圖、信號關(guān)系、輸入輸出關(guān)系等。關(guān)鍵詞、類別關(guān)聯(lián)詞RS-485：RS-422：長導(dǎo)線（長連接、傳

18、輸線）：短導(dǎo)線（短連接）：上升時間：單向延遲：特征阻抗：終端電阻：單位負(fù)載：（以上關(guān)鍵詞在文中都作了解釋）應(yīng)列出模塊的關(guān)鍵詞、類別關(guān)聯(lián)詞。關(guān)鍵詞用于模塊入庫后的索引；類別關(guān)聯(lián)詞用于確定模塊類別，用于入庫模塊分類及編號。FPGA：Field Programmable Gate Array;Serial Slave Mode;Configuration Memory;Configuration Data;CRC Error Checking;模塊技術(shù) 性能指標(biāo)及其符合的標(biāo)準(zhǔn)EIA/TIA-422 與 EIA/TIA-485 標(biāo)準(zhǔn)的比較規(guī)格EIA/TIA-422EIA/TIA-485傳輸模式平衡平衡

19、電纜長度（在90Kbps下）4000 ft4000 ft電纜長度（在10Mbps下）50 ft50 ft最大數(shù)據(jù)傳輸速度10Mbps10Mbps最小差動輸出2V1.5V最大差動輸出10V6V接收器敏感度0.2V0.2V最小驅(qū)動器負(fù)載10060最大驅(qū)動器數(shù)量132負(fù)載單位最大接收器數(shù)量1032負(fù)載單位 表1 本模塊要能夠利用單板上的CPU和CPU子系統(tǒng)中空閑的ROM或RAM空間完成對Xilinx FPGA的在線下載配置。RS-485接口的主要性能指標(biāo)如下： 平衡傳輸； 多點通信； 驅(qū)動器輸出電壓（帶載）：1.5V；接收器輸入門限：200mV，接收器的輸入靈敏度為200mV（即（V+）-（V-）0

20、.2V，表示信號“0”；（V+）-（V-）-0.2V，表示信號“1”）；-7V至+12V總線共模范圍； 最大輸入電流：1.0mA/-0.8mA（12Vin/-7Vin）； 最大總線負(fù)載：32個單位負(fù)載（UL）； 最大傳輸速率：10Mbps； 最大電纜長度：4000英尺，由于在雙絞線上的電平損耗，RS-485標(biāo)準(zhǔn)通信的最大傳輸距離是1200米（4000英尺），更遠(yuǎn)距離的應(yīng)用中必須使用中繼器；接收器的輸入電阻RIN12k；3 RS-485與RS-422器件及材料說明列出模塊技術(shù)指標(biāo)及指標(biāo)滿足標(biāo)準(zhǔn)的程度。電原理圖無。下面以是Mortalola的CPU MPC860、與Xilinx FPGA芯片XC2

21、S150為例，說明硬件連接關(guān)系的連接圖如下圖。該原理圖將貼于網(wǎng)上供使用查看，因此應(yīng)有WORD文件，對于需單獨制板的模塊應(yīng)有原理圖源文件。PCB圖對于需單獨制板的模塊應(yīng)提供PCB文件，對于不單獨制板的模塊應(yīng)指出本模塊的布線要求及對周圍電路的要求及影響。無。結(jié)構(gòu)圖需要時應(yīng)提供無。輸入、輸出接口及電性能輸入、輸出接口及性能參數(shù)本模塊無引入/引出信號。a) 以表格形式給出模塊引出線信號的名稱和符號，并在表格后對引出線信號做出說明。表格中引出線信號名稱和符號，應(yīng)與電路原理圖中完全相同。 b) 對于有點性能要求的引出線線，應(yīng)進(jìn)行電特性描述，如：波形、電平、信號頻率、驅(qū)動能力、輸入/輸出阻抗等，需要時還須指

22、出信號的輸入容差、輸出誤差及時延等。引出線信號時序及系統(tǒng)配合要求。如果模塊有指示燈、跳針、按鍵、開關(guān)、電位器等，需指出它們的定義、作用及使用方法。器件及材料說明在模塊性能指標(biāo)與基本原理中有詳細(xì)說明。器件及材料說明有很多485芯片可以選擇，速度較慢的芯片有更好的信號質(zhì)量，如果不需要高速連接，使用較低速度的芯片可以避免很多麻煩。有的485芯片小于一個單位負(fù)載以便在一個網(wǎng)絡(luò)中允許更多的節(jié)點。為了擴(kuò)展總線節(jié)點數(shù)，器件生產(chǎn)廠商增大收發(fā)器輸入電阻。例如MAX487，MAX1487的輸入電阻增加至48k以上（1/4UL），節(jié)點數(shù)就可增加至128個，96k輸入電阻的MAX1483允許節(jié)點數(shù)可到256個。 對外

23、置設(shè)備為防止強(qiáng)電磁（雷電）沖擊，建議選用TI的75LBC184等防雷擊芯片，對節(jié)點數(shù)要求較多的可選用SIPEX的SP485R。具有節(jié)能模式與低電源電壓特性的485芯片對于電池供電的設(shè)備很有用，485芯片具有的其它特性還有增強(qiáng)的ESD保護(hù)、電氣絕緣、失效保護(hù)電路等。減小反射電壓的兩個辦法是減小電纜長度或者增加信號上升時間，可以通過選擇485芯片來控制信號上升時間。最大的上升時間限制了比特率，上升時間不應(yīng)超過位寬的20%。最小的上升時間決定一根導(dǎo)線是長導(dǎo)線還是短導(dǎo)線，是否需要終端電阻。如果連接不需要高比特率，使用低速驅(qū)動器可以使短導(dǎo)線的物理長度大大加長。此外低速485芯片能夠減弱EMI。4 RS-

24、485與RS-422設(shè)計原理本模塊適用于指出優(yōu)選器件系列的名稱、性能、特點及針對模塊不同用途的選擇方法Xilinx公司FPGA產(chǎn)品系列中的SPARTARNXL、SPARTARN、VIRTEX和VIRTEXE系列由于Xilinx公司早期產(chǎn)品XC系列配置時序略有不同，而且供應(yīng)商也已經(jīng)不推薦使用，公司基本也不使用，因此不在本文討論之列。無。設(shè)計說明4.1 設(shè)計目標(biāo) 為了節(jié)約生產(chǎn)的成本，利用CPU子系統(tǒng)本身的資源設(shè)計出一套CPU完成FPGA在線下載的方法。我們的產(chǎn)品中很多單板都用了FPGA，雖然品種不同，但編程方式幾乎都一樣：利用專用的PROM對FPGA進(jìn)行配置。專用的PROM價格不便宜很貴，且基本上

25、而且都是一次性的，。不便于一旦更換FPGA版本，代價不小版本升級，而且無疑會增加升級成本。為了進(jìn)一步降低產(chǎn)品的成本，考慮利用板上現(xiàn)有CPU子系統(tǒng)中空閑的ROM空間存放FPGA的配置數(shù)據(jù)，并由CPU模擬專用PROM對FPGA進(jìn)行配置。在模塊性能指標(biāo)中有詳細(xì)說明。指出單板對模塊的設(shè)計需求輸入，羅列本模塊所有功能、性能指標(biāo)要求及BIT要求，從模塊在本系統(tǒng)的需求、模塊的通用性、系列化需求等方面論證該模塊功能及性能指標(biāo)完整性及必要性。4.2 模塊設(shè)計方案及論證根據(jù)不同的需求選擇不同的芯片與應(yīng)用電路等4.3 本模塊設(shè)計嚴(yán)格按照Xilinx FPGA的Slave Serial配置流程進(jìn)行，并在配置過程中始終

26、監(jiān)測工作狀態(tài)，在完善的軟件配合下，可糾正如上電次序?qū)е屡渲貌徽５儒e誤。因此，采用此方法對Xilinx FPGA進(jìn)行配置，性能將優(yōu)于Configuration PROM方式。與Configuration PROM方式相比本設(shè)計有如下優(yōu)點：1 降低硬件成本省去了FPGA專用PROM的成本，而幾乎不增加其他成本。以Xilinx的XC2S150系列為例，板上至少要配一片以上的PROM，如XC17S50，每片XC17S50的批量價是23.8元，容量1M位。提供1Mb的存儲空間，對于大部分單板來說（如860系統(tǒng)的單板），是不需要增加硬件的。即使增加1Mb存儲空間，通用存儲器也會比FPGA專用PROM便宜

27、。2 可多次編程FPGA專用PROM幾乎都是一次性的，一旦更換FPGA版本，舊版本的并不便宜的PROM只能丟棄。如果使用本設(shè)計對FPGA配置，選用可擦除的通用存儲器保存FPGA的編程數(shù)據(jù)，更換FPGA版本，無須付出任何硬件代價。這也是降低硬件成本的一個方面。3 實現(xiàn)真正“現(xiàn)場可編程”FPGA的特點就是“現(xiàn)場可編程”，只有使用CPU對FPGA編程才能體現(xiàn)這一特點。如果設(shè)計周全的話，單板上的FPGA可以做到在線升級。4 減少生產(chǎn)工序省去了對“FPGA用PROM”燒結(jié)的工序，對提高生產(chǎn)率，降低生產(chǎn)成本等均有好處。對于雙面再流焊的單板，更可省去手工補焊DIP器件的工序。當(dāng)然，與Configuratio

28、n PROM方式相比本設(shè)計也有缺點：1 需要CPU提供5根I/O線一般來說，這并不困難。對于MPC860一類的CPU來說，區(qū)區(qū)5根I/O線是不成問題的。即使是某些設(shè)計中實在沒有多余的I/O供配置使用，也可通過板上的PLD擴(kuò)展。雖然這樣做可能會增加成本，但獲得的真正“現(xiàn)場可編程”的功能是非常寶貴的。2CPU的Boot應(yīng)不依賴于FPGA這在單板設(shè)計時需要特別考慮的。由于CPU對FPGA進(jìn)行配置所需的資源很少，這一點比較容易做到。詳細(xì)敘述模塊的設(shè)計方案、各包括子模塊的實現(xiàn)方式及BIT方案，必要時畫出功能框圖。將本設(shè)計方案與公司已有的設(shè)計方案及可能其他設(shè)計方案進(jìn)行比較，指出本模塊的優(yōu)點（包括先進(jìn)性）及

29、限制。指出本模塊中調(diào)用公司、事業(yè)部模塊庫模塊；指出本模塊中新產(chǎn)生的子模塊。4.4 參考資料 Serial Port Complete Jan Axelson 2001年5月說明參考的標(biāo)準(zhǔn)和文件。Xilinx DataSource CD-ROM（Rev.4 0.2-2001）用CPU對FPGA進(jìn)行配置功能模塊設(shè)計 陸曉 網(wǎng)絡(luò)事業(yè)部4.5 基本原理4.5.1 RS-485與RS -232電路的區(qū)別與優(yōu)勢 如圖1中RS-232使用非平衡線路，接收器對一個信號電壓和一個通用地線之間的壓差作出反應(yīng)。在100Kbps的傳輸速度下電纜長度最大為50ft,最大數(shù)據(jù)傳輸速度為20Kbps（有的驅(qū)動器達(dá)到115

30、Kbps），驅(qū)動器最小輸出為5V，驅(qū)動器最大輸出為15V，接收器敏感度3V，最大驅(qū)動器與接收器數(shù)量都為1，接收器輸入阻抗為3到7K。 圖1 如圖2一個 RS-485 驅(qū)動器必須有“Enable”控制信號，而一個RS-422 驅(qū)動器則一般不需要。 在驅(qū)動器端，一個TTL邏輯高電平輸入使得導(dǎo)線A電壓比導(dǎo)線B高，反之，一個TTL邏輯低電平輸入使得導(dǎo)線A電壓比導(dǎo)線B低，對于驅(qū)動器端的有效輸出，A與B之間的壓差必須至少1.5V。 圖2 如圖3在接收器端A與B之間的壓差只需0.2V，如輸入A電平比輸入B高，TTL輸出邏輯高電平，反之，如輸入A電平比輸入B低，TTL輸出邏輯低電平，這就至少有1.3V的噪聲容

31、限，大多數(shù)情況下驅(qū)動器端A與B之間的壓差大于1.5V，因此噪聲容限更大。 圖3 RS-485能夠遠(yuǎn)距離傳輸是因為使用了平衡線路，每個信號都有專用的導(dǎo)線對，其中一根導(dǎo)線上的電壓等于另一根導(dǎo)線上的電壓取反或取補。接收器對兩者的壓差作出反應(yīng)。平衡接口中兩根信號線傳遞幾乎等大反向的電流，大多數(shù)噪聲電壓在兩根信號線上出現(xiàn)，它們互相抵消；但在非平衡接口中，接收器檢測信號線與接地線之間的電壓差，當(dāng)多個信號共用一根接地線時，每個返回的電流都在這根接地線上引起電勢，如果這根接地線連到大地地線，來自別處的噪聲也會影響這些電路。 一個 RS-485 驅(qū)動器可以驅(qū)動32個單位負(fù)載，一個等于單位負(fù)載的接收器在標(biāo)準(zhǔn)的輸入

32、電壓極限下產(chǎn)生一個不大于規(guī)定大小的電流，在接收到的電壓比接收器信號地高出12V與低7V時，一個單位負(fù)載的接收器產(chǎn)生的電流分別不大于1mA與-0.8mA，為符合此要求，接收器在每個差動輸入與電源電壓或接地線之間至少有12000的輸入阻抗。這樣對于32單位負(fù)載的接收器，并聯(lián)阻抗為375，加入兩個120的終端負(fù)載電阻，并聯(lián)阻抗減小為60，在短距離、低速連接中，可以去掉終端負(fù)載電阻以極大地減小電源消耗。4.5.2 長短連接的判斷標(biāo)準(zhǔn)、物理表現(xiàn)與應(yīng)對措施一個RS-485是長還是短的連接是以一個信號沿著導(dǎo)線傳播到接收器所需要的時間為參考，這個時間與導(dǎo)線的物理長度、所傳遞信號的頻率以及信號傳輸速度有關(guān)。當(dāng)導(dǎo)

33、線物理長度很短、所傳遞信號的頻率很低時，信號沿著導(dǎo)線傳播到接收器所需要的時間對信號質(zhì)量沒有影響，可以將短導(dǎo)線當(dāng)作零阻抗導(dǎo)線。當(dāng)導(dǎo)線物理長度很長、所傳遞信號的頻率很高時，信號沿著導(dǎo)線傳播到接收器所需要的時間對信號質(zhì)量有影響，長導(dǎo)線又叫傳輸線，恰當(dāng)?shù)慕K端負(fù)載電阻可以削弱導(dǎo)線上的反射電壓確保接收器看到一個清晰的信號。長短導(dǎo)線的區(qū)別在于在長導(dǎo)線上反射有可能持續(xù)足夠長的時間以至使得接收器誤讀邏輯電平，而短導(dǎo)線上的反射更快，在有接收到的邏輯電平上沒有影響。上升時間是一個輸出從10%切換到90%的時間，上升時間限制了最大的比特率，位寬度應(yīng)該比上升時間長5到10倍以確保接收器讀這個位時電壓已經(jīng)達(dá)到有效的邏輯電

34、平，更短的上升時間表示可以有更高的頻率。單向延遲是一個信號通過電纜長度所用時間，它等于電纜長度除以信號傳播速度，在銅導(dǎo)線的電氣信號大約以2/3到3/4倍光速傳播。一個連接如果信號上升時間小于單向延遲的4倍，則它是長的連接，RS-232總是短的連接。傳輸線效應(yīng)會使反射電壓出現(xiàn)，接收器在位的中間附近讀邏輯電平，如果比特率越低，位就越寬，這樣電壓在接收器讀之前就已經(jīng)固定下來。另一個決定導(dǎo)線長短的方法是如果位寬大于單向延遲的40倍，則它是短的連接，這時任何反射在接收器讀這些位之前就已經(jīng)穩(wěn)定了。傳輸導(dǎo)線的特征阻抗與導(dǎo)線直徑、導(dǎo)線間距以及導(dǎo)線上絕緣類型有關(guān)，不隨導(dǎo)線長度變化，普遍使用的AWG#24絞合的雙

35、絞線電纜特征阻抗為100到150歐，生產(chǎn)廠商都會給出這個值。等于特征阻抗的終端電阻一般連接在最遠(yuǎn)端接收器那一邊的差動導(dǎo)線上，不論網(wǎng)絡(luò)有多少個節(jié)點，終端電阻的數(shù)量不能超過2個。終端電阻比特征阻抗大的極端情況是遠(yuǎn)端導(dǎo)線開路，電流不能繼續(xù)，電流反射回來并引入一個電壓，導(dǎo)致接收器讀到比傳輸電壓更高的電壓。如果終端電阻比特征阻抗大，效果類似，只是只有部分電流反射回去，反射電流來回好多次，越來越小，最后電流穩(wěn)定到一個終值，接收器讀到的電壓也逐漸減小到一個終值電壓。終端電阻比特征阻抗小的極端情況是遠(yuǎn)端導(dǎo)線短路，沒有電壓降，電壓反射回來并引入一個電流，如果終端電阻比特征阻抗小，效果類似，只是只有部分電壓反射回

36、去，驅(qū)動器每反射一次電壓的一部分，接收器的電壓就上升一次直到最終值。終端電阻等于特征阻抗，電流沒有間斷，沒有任何反射。添加并聯(lián)終端電阻使接收器輸入電阻大幅下降，連接中的電流大幅上升，電能損耗大幅上升。更大的電流也使驅(qū)動器輸出阻抗吸收更大電壓，降低接收器端差動電壓，噪聲容限降低。節(jié)約電能的辦法是除了驅(qū)動器正在發(fā)送的時間以外，禁止驅(qū)動器，在我們的CDMA95與3G設(shè)計中發(fā)送完后立即禁止驅(qū)動器。當(dāng)導(dǎo)線很長要注意串聯(lián)電阻的影響，如AWG#24絞合線電阻25/1000FT，信號的大部分將在通過導(dǎo)線時衰減，為減小串聯(lián)電阻要用更大直徑的導(dǎo)線。RAM-Based FPGA由于SRAM工藝的特點，掉電后數(shù)據(jù)會消

37、失。因此，每次系統(tǒng)上電后，均需對FPGA進(jìn)行配置。對于Xilinx的FPGA，其配置方法一般有8種(這里主要是指Xilinx Virtex、Virtex e、Spartan和SpartanXL的系列的FPGA，對于Xilinx的XC2000、XC3000、XC4000、XC5200系列產(chǎn)品是Xilinx公司的早期產(chǎn)品，在本文中不再敘述)，如下表所示：表 Virtex、Virtex e和Spartan的配置模式表對于Spartan XL系列的FPGA，其配置模式為三種，其中當(dāng)M1、M0=11時，為Slave Serial模式。本設(shè)計采用Slave Serial模式對FPGA進(jìn)行配置，是基于如下幾

38、個方面的考慮：1 Serial模式連線最簡單；2 Slave Serial模式中，CCLK信號由主器件發(fā)起，便于CPU對FPGA進(jìn)行配置；3 與并行配置相比，誤操作的幾率小，可靠性高CPU僅需要利用5個I/O腳與FPGA相連，就實現(xiàn)了Slave Serial模式中的硬件連接，具體信號見下表（信號方向從CPUFPGA側(cè)看）： 信號名I/O說明PROGRAMOIAsynchronous reset to configuration logic.INITIODelay configuration, indicate configuration clearing or error.CCLKOIConf

39、iguration clock. OutInput in MasterSlave mode.DINOISerial configuration data input.DONEIOConfiguration status and start-up control.4.5.3 一、采用Slave Serial模式對單個FPGA進(jìn)行配置在Slave Serial模式中，需要將“M0、M1、M2”設(shè)置為“111”。在Slave Serial模式中，需要將“M0、M1、M2”設(shè)置為“111”。其連接關(guān)系圖如圖所示。對Xilinx FPGA的配置有四個主要步驟：（1） 配置存儲器清空(Clearing C

40、onfiguration Memory)將管腳拉低300ns以上。當(dāng)拉低后，開始配置存儲器，將存儲器清空。此時將被拉低，當(dāng)置高后，F(xiàn)PGA將繼續(xù)將置低直到完全清除完所有的配置存儲器。當(dāng)變高時，配置便可以開始了。（2） 加載配置數(shù)據(jù)（Loading Configuration Data） 當(dāng)變高時，便可以配置FPGA了。配置時，先將CCLK置低，再將數(shù)據(jù)發(fā)送到DIN上，延時45ns以上，再將CCLK置高，該位數(shù)據(jù)便寫入到了FPGA中（數(shù)據(jù)是低位在前），然后再準(zhǔn)備下一次的輸入。如此反復(fù)，將所有數(shù)據(jù)輸入完畢為止。（3） CRC錯誤校驗（CRC Error Checking）在加載數(shù)據(jù)過程中，嵌入到配

41、置文件中的CRC值同F(xiàn)PGA計算出來的值比較，若有CRC校驗錯誤產(chǎn)生，則置低，且FPGA停止加載。（4） FPGA開始運行（Start-up）數(shù)據(jù)加載完畢后，繼續(xù)送出CCLK時鐘，等待DONE置高。當(dāng)DONE置高后，F(xiàn)PGA將進(jìn)入Start-up狀態(tài)，即FPGA從配置狀態(tài)轉(zhuǎn)入到運行狀態(tài)。配置流程如下圖所示：Xilinx FPGA的下載時序圖如圖所示。圖 Xilinx下載的時序圖圖Virtex、Virtex e和Spartan Slave Serial模式的時間關(guān)系圖圖 SpartanXL Slave Serial模式的時間關(guān)系圖其操作過程如下所述：CPU按下列步驟操作I/O口線，即可完成對FP

42、GA的配置：1 設(shè)置=0，保持300ns以上，然后再設(shè)置=1。2 檢測信號，如果為“1”，表明FPGA的Memory檢測完畢，可開始進(jìn)行配置。當(dāng)在4us內(nèi)未置高，F(xiàn)PGA需要重新配置。3 置CCLK=“0”，DIN上放置數(shù)據(jù)（低位在前），延時（45ns以上）。4 CCLK=“1”（將數(shù)據(jù)寫入FPGA中），并延時45ns以上，并檢測是否變低，若=0，F(xiàn)PGA需要重新配置。5 準(zhǔn)備下一位數(shù)據(jù)，并重復(fù)執(zhí)行步驟3、4，直到所有數(shù)據(jù)送出為止。6 繼續(xù)送出時鐘信號，并等待DONE置高。當(dāng)DONE置高后，表明FPGA的配置已完成。若在一定時鐘周期內(nèi)DONE內(nèi)不能置高（需要等待的最大時鐘周期在DataShee

43、t中沒有介紹，Xilinx的技術(shù)人員說是配置成功一般需要十幾個時鐘周期DONE信號便會抬高，在例程和流程圖中，我們采用了等待20000個時鐘周期，此時DONE還不置高，表示配置異常。），必須重新配置（從步驟1開始）。 其配置流程圖如下圖所示： 4.5.4 采用Slave Serial模式對多個FPGA進(jìn)行配置在該模式中，需要將多個FPGA級連在一起，如圖所示。 對于多個FPGA級連在一起進(jìn)行配置時，若FPGA較多且輸出的時鐘頻率也較高的話，需要加入時鐘驅(qū)動芯片，將從CPU中出來的信號經(jīng)過時鐘驅(qū)動芯片后送入到FPGA中（對于FPGA在兩片以上的，最好加入時鐘驅(qū)動芯片，以便保證可靠的時鐘信號）。對

44、于別的口的驅(qū)動問題不作特殊要求。將每一個FPGA都設(shè)為Slave Serial模式，同時上一級的DOUT同下一級的DIN相連。當(dāng)上一級的數(shù)據(jù)配置完成后，以后輸入的數(shù)據(jù)便從DOUT輸出，下一級的DIN從上一級的DOUT中接收配置數(shù)據(jù)，這樣一級一級配置。當(dāng)所有的FPGA配置完成后，DONE才能置高。其配置時序如下圖所示。Xilinx FPGA的從串多級配置的配置時序圖 Xilinx FPGA的從串多級配置的配置時序圖 當(dāng)本片F(xiàn)PGA的配置數(shù)據(jù)加載完成后，DOUT選擇在時鐘的上升沿將數(shù)據(jù)輸出。從時鐘的上升沿到DOUT數(shù)據(jù)輸出的時間為。見前面的配置時間關(guān)系表可以看出，對于VERTEX、VERTEX_E

45、、SPARTAN ，該時間的最大值為12ns；對于SPARTAN XL，該時間的最大值為30ns。DOUT數(shù)據(jù)的輸出是在本片F(xiàn)PGA的配置數(shù)據(jù)加載完畢后才輸出的，而且數(shù)據(jù)是選擇在CCLK時鐘的上升沿后由本片的FPGA這種配置方式需要將所配置的多個 *.bit文件合成一個 *.mcs文件。其合并過程如下（以Xilinx的開發(fā)平臺Project Manager為例）： 打開工程文件后，進(jìn)入如圖所示的界面。選擇PROGRAMING一項，進(jìn)入如下圖所示的界面。再選擇PROM File formatter，進(jìn)入如下圖所示的界面。 雙擊所要配置的文件（*.bit），將它加入到左邊Data stream #

46、1中。注意：一定要注意文件次序，第一個*.bit文件是配置級連鏈路上的第一個FPGA的，第二個*.bit文件是配置級連鏈路上的第二個FPGA的。 然后選擇File中的PROM Save as，將文件存入一個目錄下。在該目錄下形成的*.mcs文件即為我們所需要的配置文件。該配置過程與采用Slave Serial模式對單個FPGA進(jìn)行配置的方法相同。且在CPU中的配置程序的編寫也相同。 在級連模式中，我們需要注意的就是CPU的I/O口的驅(qū)動問題和各配置端口的上拉電阻的選取問題。各種Xilinx FPGA的直流電器特性見附錄。其中，SPARTAN XL、SPARTAN 、VERTEX、VERTEX_

47、E的輸入輸出的漏極電流均為：Min=10uA；Max=10uA。其中以子模塊和主要芯片為單元，畫出各單元之間的連接關(guān)系，以及關(guān)鍵的邏輯關(guān)系；支撐整個電路的主要信號線或引出線。詳細(xì)介紹上述各單元電路的基本工作原理及整個電路的工作過程。各組成部分完成的功能和指標(biāo)分配，以及相應(yīng)的時序圖、邏輯圖、信號關(guān)系、輸入輸出關(guān)系等。 RS-422接收器能夠經(jīng)受7 V的共模電壓。（共模電壓是輸入A與B相對于地電壓的平均值 ）RS-485驅(qū)動器與接收器的特性與RS-422一樣，它的驅(qū)動器與接收器能經(jīng)受的共模電壓擴(kuò)展到+12 到-7 V， 因為驅(qū)動器要能夠經(jīng)受三態(tài)時的共模電壓，而一些有三態(tài)能力的RS-422驅(qū)動器也不

48、能經(jīng)受+12 到-7 V的共模電壓。在我們的CDMA95與3G設(shè)計中驅(qū)動器與接收器都加了共模抑制電感。4.5.5 RS-485與RS-422典型應(yīng)用電路與選擇方法圖4是一個典型的RS-485四線多點網(wǎng)絡(luò)，也就是用的是全雙工的488芯片。 圖4 圖5是一個典型的RS-485二線多點網(wǎng)絡(luò)，也就是用的是半雙工的485芯片。 圖5 如果只有兩個單片機(jī)做遠(yuǎn)距離通信，若對數(shù)據(jù)的處理速度要求很高的話，肯定選擇全雙工的488，因為這時候在只有兩個單片機(jī)的情況下就無所謂誰是主機(jī)了，它們兩個可以在任意時刻向?qū)Ψ桨l(fā)送數(shù)據(jù)，而不需要握手；而這時候如果用半雙工的485的話，兩個單片機(jī)之間必須有明確的握手協(xié)議才能正確通信

49、，握手主要是為了避免總線競爭問題，而2個單片機(jī)的全雙工通信是不會產(chǎn)正總線競爭的，并且從協(xié)議上來講要簡單很多。 在多單片機(jī)通信系統(tǒng)里，情況就不一樣了，這里就拿單主查詢方式來說，系統(tǒng)只有一個主機(jī)，主機(jī)問到誰了誰才能說話，否則不準(zhǔn)說話，其實這個原則也是為了避免總線競爭問題。這時就分成A、B兩種情況了： A：系統(tǒng)上所有的單片機(jī)用的是全雙工的488芯片，那么系統(tǒng)的工作過程是：主機(jī)呼叫1號子機(jī)，問有沒有話要說，當(dāng)1號子機(jī)察覺到呼叫的是自己后，先看看主機(jī)問的是什么問題，然后根據(jù)自己的情況作相應(yīng)的回答，回答完后就繼續(xù)訂著總線有沒有再一次呼叫到自己，當(dāng)主機(jī)沒有呼叫到自己時，自己是不能亂說話的，因為這時候主機(jī)有可能在和別的單片機(jī)說話，如果這時候自己亂說話的話，總線上的電平肯定亂套了，于是總線競爭就產(chǎn)生了，只好等待主機(jī)再一次呼叫到自己。這里面有一點需要說明，當(dāng)某一子機(jī)被呼叫允許和主機(jī)說話時，因為這時候是全雙工通信，所以在這個時候主機(jī)