第一章 EDA概述.

1、1數(shù)字系統(tǒng)EDA技術(shù)任課教師：任課教師： 黃際彥黃際彥聯(lián)系地點(diǎn)聯(lián)系地點(diǎn)：科研樓：科研樓B427B427E - mail: E - mail: 231、EDA技術(shù)和現(xiàn)代數(shù)字系統(tǒng)的關(guān)系：技術(shù)和現(xiàn)代數(shù)字系統(tǒng)的關(guān)系： EDA技術(shù)從技術(shù)從上個(gè)世紀(jì)的七八十年代開(kāi)始出現(xiàn)并隨著計(jì)算機(jī)技術(shù)、上個(gè)世紀(jì)的七八十年代開(kāi)始出現(xiàn)并隨著計(jì)算機(jī)技術(shù)、電路系統(tǒng)設(shè)計(jì)、計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)、微電子技術(shù)電路系統(tǒng)設(shè)計(jì)、計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)、微電子技術(shù)的高速發(fā)展，在上世紀(jì)九十年代逐步完善，并與本的高速發(fā)展，在上世紀(jì)九十年代逐步完善，并與本世紀(jì)初逐步替代傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)手段和工世紀(jì)初逐步替代傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)手段和工具，成為目前電子

2、系統(tǒng)特別是數(shù)字系統(tǒng)設(shè)計(jì)的主流具，成為目前電子系統(tǒng)特別是數(shù)字系統(tǒng)設(shè)計(jì)的主流技術(shù)和手段。技術(shù)和手段。2、電子系統(tǒng)、電子系統(tǒng)=傳感器傳感器+模擬電路模擬電路+模數(shù)轉(zhuǎn)換電路模數(shù)轉(zhuǎn)換電路+數(shù)數(shù)字系統(tǒng)字系統(tǒng)+數(shù)模轉(zhuǎn)換電路數(shù)模轉(zhuǎn)換電路+模擬控制電路模擬控制電路+輔助電路和輔助電路和機(jī)構(gòu)機(jī)構(gòu)=模擬系統(tǒng)模擬系統(tǒng)+數(shù)字系統(tǒng)數(shù)字系統(tǒng)3、數(shù)字系統(tǒng)、數(shù)字系統(tǒng)=處理器處理器+存儲(chǔ)器存儲(chǔ)器+總線結(jié)構(gòu)總線結(jié)構(gòu)+控制邏輯控制邏輯=計(jì)算計(jì)算+控制控制 4、學(xué)習(xí)基礎(chǔ)：計(jì)算機(jī)體系結(jié)構(gòu)、學(xué)習(xí)基礎(chǔ)：計(jì)算機(jī)體系結(jié)構(gòu)+數(shù)字邏輯數(shù)字邏輯 4本課程安排：本課程安排： 學(xué)時(shí)：48學(xué)時(shí)（課堂教學(xué)24學(xué)時(shí)，上機(jī)實(shí)驗(yàn)24學(xué)時(shí)）課堂教學(xué)內(nèi)容：課堂教學(xué)內(nèi)容

3、： 第一章、EDA技術(shù)概述 (2) 第二章、大規(guī)模可編程邏輯器件（2） 第三章、硬件描述語(yǔ)言VHDL(10) 第四章、實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)及工具軟件介紹（4） 第五章、NIOS 的介紹（2） 第六章、VHDL設(shè)計(jì)應(yīng)用實(shí)例（4） 教學(xué)目的：教學(xué)目的： 了解一類器件，掌握一門設(shè)計(jì)語(yǔ)言，熟悉一種設(shè)計(jì)工具?？己朔绞剑嚎己朔绞剑浩綍r(shí)（10%）+實(shí)驗(yàn)（30%）+期末（60%）5實(shí)驗(yàn)教學(xué)內(nèi)容及要求：實(shí)驗(yàn)教學(xué)內(nèi)容及要求： 分6次共24學(xué)時(shí)。 實(shí)驗(yàn)一：十進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真（1次）; 實(shí)驗(yàn)二：DE2-115開(kāi)發(fā)板接口應(yīng)用（1次） 實(shí)驗(yàn)三：處理器核心電路的設(shè)計(jì)與驗(yàn)證（2次）； 實(shí)驗(yàn)四：NIos 的創(chuàng)建和應(yīng)用（2次）； 掌

4、握 EDA開(kāi)發(fā)系統(tǒng) Quartus II，從簡(jiǎn)單的電路設(shè)計(jì)入手，到最后能夠設(shè)計(jì)比較復(fù)雜的電子系統(tǒng)。培養(yǎng)利用EDA技術(shù)設(shè)計(jì)電路系統(tǒng)的實(shí)際動(dòng)手能力。實(shí)驗(yàn)教學(xué)目的：實(shí)驗(yàn)教學(xué)目的： 了解一類可編程邏輯器件，掌握一門硬件描述 語(yǔ)言，熟悉使用一種EDA設(shè)計(jì)工具，設(shè)計(jì)自己的芯片。6教材及參考資料教材及參考資料教材：教材： EDAEDA技術(shù)及應(yīng)用技術(shù)及應(yīng)用譚會(huì)生、張昌凡譚會(huì)生、張昌凡 編著編著 西安電子科技大學(xué)出版社西安電子科技大學(xué)出版社參考資料：參考資料： CPLD技術(shù)及其應(yīng)用宋萬(wàn)杰 等編著 西安電子科大出版社出版 VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì) 侯伯亨 顧新 等編著 西安電子科技大學(xué)出版社 CPL

5、D/FPGA的開(kāi)發(fā)和應(yīng)用徐光輝 等編著 電子工業(yè)出版社出版 7EDA技術(shù)的相關(guān)網(wǎng)址： 8 第一章第一章 EDAEDA技術(shù)概述技術(shù)概述1.1 EDA1.1 EDA技術(shù)及其發(fā)展技術(shù)及其發(fā)展 一、什么是一、什么是EDAEDA？ Electronic Design Automation 即電子設(shè)計(jì)自動(dòng)化。 EDA是指以計(jì)算機(jī)為工作平臺(tái)，采用融合應(yīng)用電子信息、計(jì)算機(jī)、集成電路技術(shù)最新成果而研制成的電子CAD通用軟件包，輔助進(jìn)行IC,電子電路和PCB版的設(shè)計(jì)工作。EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向,其基本特征是設(shè)計(jì)人員以計(jì)算機(jī)為工具,按照自頂向下的設(shè)計(jì)方法,對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分,由硬件

6、描述語(yǔ)言完成系統(tǒng)行為級(jí)設(shè)計(jì),利用先進(jìn)的開(kāi)發(fā)工具自動(dòng)完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局布線（PAR,Place And Route）、仿真及特定目標(biāo)芯片的適配編譯和編程下載。9二、二、EDAEDA技術(shù)發(fā)展的三個(gè)階段：技術(shù)發(fā)展的三個(gè)階段：1、早期計(jì)算機(jī)輔助設(shè)計(jì)階段 CAD(Computer Assist Design) 20世紀(jì)70年代，屬EDA技術(shù)發(fā)展初期。利用計(jì)算機(jī)、二維圖形編輯與分析的CAD工具，完成基于固定功能的中小規(guī)模集成電路的電子電路設(shè)計(jì)過(guò)程中的原理圖設(shè)計(jì)、布局布線布局布線等高度重復(fù)性工作。 典型設(shè)計(jì)軟件如Tango布線軟件。 電子系統(tǒng)的設(shè)計(jì)，在沒(méi)有計(jì)算機(jī)輔助工作時(shí)，簡(jiǎn)單的直接

7、雕刻成電路板，復(fù)雜的采用手繪、標(biāo)準(zhǔn)電路設(shè)計(jì)單元形狀的粘貼形成設(shè)計(jì)電路。10高層設(shè)計(jì)高層設(shè)計(jì)系統(tǒng)行為IO關(guān)系邏輯設(shè)計(jì)邏輯設(shè)計(jì)真值表真值表 表達(dá)式表達(dá)式 卡諾圖卡諾圖數(shù)字?jǐn)?shù)字邏輯邏輯數(shù)字?jǐn)?shù)字邏輯邏輯電路設(shè)計(jì)電路設(shè)計(jì)原理圖原理圖 PCBPCB圖圖電電子子系系統(tǒng)統(tǒng)專用專用ICIC調(diào)試與測(cè)試調(diào)試與測(cè)試手繪手繪貼圖貼圖制版制版安裝安裝數(shù)數(shù)字字系系統(tǒng)統(tǒng)設(shè)設(shè)計(jì)計(jì)流流程程CAD工具在數(shù)字系統(tǒng)設(shè)計(jì)中的作用工具在數(shù)字系統(tǒng)設(shè)計(jì)中的作用高層設(shè)計(jì)高層設(shè)計(jì)系統(tǒng)行為IO關(guān)系邏輯設(shè)計(jì)邏輯設(shè)計(jì)真值表真值表 表達(dá)式表達(dá)式 卡諾圖卡諾圖數(shù)字?jǐn)?shù)字邏輯邏輯數(shù)字?jǐn)?shù)字邏輯邏輯電路設(shè)計(jì)電路設(shè)計(jì)原理圖原理圖 PCBPCB圖圖電電子子系系統(tǒng)統(tǒng)專用

8、專用ICIC調(diào)試與測(cè)試調(diào)試與測(cè)試?yán)L圖繪圖 布局布線布局布線制版制版安裝安裝少量完整性驗(yàn)證少量完整性驗(yàn)證11 CAECAE(Computer Assist Engineering)。20世紀(jì)80年代初，出現(xiàn)了低密度的可編程邏輯器件可編程邏輯器件（PAL_Programmable Array Logic 和GAL_Generic Array Logic），相應(yīng)的EDA開(kāi)發(fā)工具主要解決電路設(shè)計(jì)沒(méi)有完成之前的功能檢測(cè)等問(wèn)題。 2 2、計(jì)算機(jī)輔助工程設(shè)計(jì)、計(jì)算機(jī)輔助工程設(shè)計(jì)CAECAE階段階段高層設(shè)計(jì)高層設(shè)計(jì)系統(tǒng)行為IO關(guān)系邏輯設(shè)計(jì)邏輯設(shè)計(jì)真值表真值表 表達(dá)式表達(dá)式 卡諾圖卡諾圖數(shù)字?jǐn)?shù)字邏輯邏輯數(shù)字?jǐn)?shù)字

9、邏輯邏輯電路設(shè)計(jì)電路設(shè)計(jì)原理圖原理圖 PCBPCB圖圖電電子子系系統(tǒng)統(tǒng)PALPALGALGAL和專和專用用ICIC調(diào)試與測(cè)試調(diào)試與測(cè)試?yán)L圖繪圖 布局布線布局布線制版制版安裝安裝邏輯仿真邏輯仿真PCBPCB分析分析12 20世紀(jì)90年代，可編程邏輯器件迅速發(fā)展，出現(xiàn)功能強(qiáng)大的全線EDA工具。具有較強(qiáng)抽象描述能力的硬件硬件描述語(yǔ)言描述語(yǔ)言及高性能綜合工具綜合工具的使用，可編程邏輯器件的密度和性能的提升，使單功能電子產(chǎn)品開(kāi)發(fā)轉(zhuǎn)向系統(tǒng)級(jí)電子產(chǎn)品開(kāi)發(fā)（即SOC:System On a Chip：?jiǎn)纹到y(tǒng)）。 開(kāi)始實(shí)現(xiàn)“概念驅(qū)動(dòng)工程”（Concept Driver Engineering, CDE ）的夢(mèng)

10、想。 3 3、電子設(shè)計(jì)自動(dòng)化、電子設(shè)計(jì)自動(dòng)化(EDA)(EDA)階段階段高層次設(shè)計(jì)高層次設(shè)計(jì)系統(tǒng)行為特性功能+邏輯描述工藝實(shí)現(xiàn)工藝實(shí)現(xiàn)網(wǎng)表文件EDAEDA工具工具FPGAFPGACPLDCPLD電電子子系系統(tǒng)統(tǒng)仿真驗(yàn)證仿真驗(yàn)證概念概念工程工程13三、三、EDAEDA的廣義定義范圍包括：的廣義定義范圍包括：1、半導(dǎo)體工藝設(shè)計(jì)自動(dòng)化；2、可編程器件設(shè)計(jì)自動(dòng)化；3 3、電子系統(tǒng)設(shè)計(jì)自動(dòng)化；、電子系統(tǒng)設(shè)計(jì)自動(dòng)化；4、印刷電路板設(shè)計(jì)自動(dòng)化；5、系統(tǒng)仿真與測(cè)試、故障診斷自動(dòng)化6、形式驗(yàn)證自動(dòng)化。 以上各部分統(tǒng)稱為EDA工程設(shè)計(jì)思想設(shè)計(jì)描述設(shè)計(jì)驗(yàn)證設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)測(cè)試14 以大規(guī)?？删幊踢壿嬈骷笠?guī)?？删幊踢壿?/p>

11、器件為設(shè)計(jì)載體，以硬件硬件描述語(yǔ)言描述語(yǔ)言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊唐骷拈_(kāi)發(fā)軟件開(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，自動(dòng)完成用軟件方式描述的電子系統(tǒng)到硬件實(shí)現(xiàn)的邏輯編譯邏輯編譯、邏輯化簡(jiǎn)邏輯化簡(jiǎn)、邏輯分割邏輯分割、邏邏輯綜合及優(yōu)化輯綜合及優(yōu)化、布局布線布局布線、邏輯仿真邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯適配編譯、邏輯映射邏輯映射、編程下載編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T多學(xué)科融合的新技術(shù)。 四、數(shù)字系統(tǒng)四、數(shù)字系統(tǒng)EDAEDA技術(shù)的技術(shù)的定義：定義：15 一、傳統(tǒng)設(shè)計(jì)方法：傳統(tǒng)設(shè)計(jì)方法：自下而上（Bottom - up)的

12、 設(shè)計(jì)方法，是以固定功能元件為基礎(chǔ)，基于電 路板的設(shè)計(jì)方法。固定功能元件電路板設(shè)計(jì)完整系統(tǒng)構(gòu)成系統(tǒng)調(diào)試、測(cè)試與性能分析系統(tǒng)功能需求1.2 1.2 傳統(tǒng)設(shè)計(jì)方法和傳統(tǒng)設(shè)計(jì)方法和 EDAEDA方法的區(qū)別：方法的區(qū)別：輸入輸出16 1. 設(shè)計(jì)依賴于設(shè)計(jì)師的經(jīng)驗(yàn)（數(shù)字邏輯設(shè)計(jì)） 2. 設(shè)計(jì)依賴于現(xiàn)有的通用元器件。 3. 設(shè)計(jì)后期的仿真不易實(shí)現(xiàn)和調(diào)試復(fù)雜。 4. 自下而上設(shè)計(jì)思想的局限。 5. 設(shè)計(jì)實(shí)現(xiàn)周期長(zhǎng)，靈活性差，耗時(shí) 耗力，效率低下。 傳統(tǒng)設(shè)計(jì)方法的缺點(diǎn)：傳統(tǒng)設(shè)計(jì)方法的缺點(diǎn)：17 二、二、 EDAEDA方法方法：自上而下（Top - Down)的設(shè)計(jì)方法。其方案驗(yàn)證與設(shè)計(jì)、系統(tǒng)邏輯綜合、布局布線

13、、性能仿真、器件編程等均由 EDA工具一體化完成。設(shè)計(jì)思想不同： 自上而下（Top - Down)的設(shè)計(jì)方法。 自上而下是指將電子系統(tǒng)的整體逐步分解為各個(gè)子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進(jìn)一步分解為更小的子系統(tǒng)和?？?，層層分解，直至整個(gè)系統(tǒng)中各個(gè)子系統(tǒng)關(guān)系合理，并便于邏輯電路級(jí)的設(shè)計(jì)和實(shí)現(xiàn)為止。與設(shè)計(jì)者對(duì)設(shè)計(jì)對(duì)象的與設(shè)計(jì)者對(duì)設(shè)計(jì)對(duì)象的認(rèn)識(shí)一致。認(rèn)識(shí)一致。 自上而下設(shè)計(jì)中可逐層描述，逐層仿真，保證滿足系統(tǒng)指標(biāo)。18系統(tǒng)規(guī)格設(shè)計(jì)功能級(jí)描述功能級(jí)仿真邏輯綜合、優(yōu)化、布局布線定時(shí)仿真、定時(shí)檢查輸出門級(jí)網(wǎng)表ASIC芯片投片、PLD器件編程、測(cè)試ASIC:Application Specif

14、ic Integrated Circuits, PLD: Programmable Logic Devices19三、傳統(tǒng)方法與三、傳統(tǒng)方法與EDAEDA方法比較：方法比較： 傳統(tǒng)方法1.從下至上2.通用的邏輯元、器件3.系統(tǒng)硬件設(shè)計(jì)的后期 進(jìn)行仿真和調(diào)試4.主要設(shè)計(jì)文件是電原 理圖 EDA方法1.自上至下2.可編程邏輯器件3.系統(tǒng)設(shè)計(jì)的早期進(jìn)行仿 真和修改4.多種設(shè)計(jì)文件，發(fā)展趨 勢(shì)以 HDL描述文件為主5.降低硬件電路設(shè)計(jì)難度 EDA技術(shù)極大地降低硬件電路設(shè)計(jì)難度，提高設(shè)計(jì)效率，是電子系統(tǒng)設(shè)計(jì)方法的質(zhì)的飛躍。2021221.3 1.3 本課程的主要內(nèi)容本課程的主要內(nèi)容實(shí)現(xiàn)載體：大規(guī)模可編程

15、邏輯器件 （PLD:Programmable Logic Device）描述方式：硬件描述語(yǔ)言描述方式：硬件描述語(yǔ)言 （HDL:Hard descripation Lauguage) VHDL、Verlog HDL等設(shè)計(jì)工具：開(kāi)發(fā)軟件、開(kāi)發(fā)系統(tǒng)硬件驗(yàn)證：實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)23 FPGA：Field Programmable Gates Array CPLD：Complex Programmable Logic Device 主流公司：Xilinx、Altera、Lattice FPGA/CPLD 顯著優(yōu)點(diǎn)： 1、開(kāi)發(fā)周期短、投資風(fēng)險(xiǎn)小、產(chǎn)品上市速 度快、市場(chǎng)適應(yīng)能力強(qiáng)、硬件修改升級(jí) 方便。一、一、

16、大規(guī)?？删幊踢壿嬈骷笠?guī)模可編程邏輯器件24 三類器件的主要性能指標(biāo)比較 ASIC：Application Specific Integrated Circuits指 標(biāo)PLDASIC分離式邏輯速 度很好很好差集成度很好很好差價(jià) 格較好很好差開(kāi)發(fā)時(shí)間很好差較好樣品及仿真時(shí)間很好差差制造時(shí)間很好差較好使用的難易成度很好差較好庫(kù)存風(fēng)險(xiǎn)很好差較好開(kāi)發(fā)工具的支持很好很好差25 VHDL：IEEE標(biāo)準(zhǔn)，系統(tǒng)級(jí)抽象描述能力較強(qiáng)。 Verilog: IEEE標(biāo)準(zhǔn)，門級(jí)開(kāi)關(guān)電路描述能力 較強(qiáng)。 ABEL: 系統(tǒng)級(jí)抽象描述能力差，適合于門級(jí) 電路描述。二、二、 硬件描述語(yǔ)言硬件描述語(yǔ)言 （HDL_Hardwar

17、e Description Language）硬件描述語(yǔ)言(HDL_Hard Description Language)具有抽象的系統(tǒng)描述能力，是現(xiàn)代EDA技術(shù)的切入點(diǎn)，是設(shè)計(jì)者與設(shè)計(jì)自動(dòng)化工具之間的橋梁?？蓪?shí)現(xiàn)系統(tǒng)級(jí)的仿真和邏輯綜合。據(jù)此實(shí)現(xiàn)大規(guī)模集成電路的設(shè)計(jì)，可極大縮短Time-to-Market 時(shí)間。26EDA開(kāi)發(fā)工具分為： 集成化的開(kāi)發(fā)系統(tǒng): 特定功能的開(kāi)發(fā)軟件：綜合軟件 仿真軟件三、軟件開(kāi)發(fā)工具三、軟件開(kāi)發(fā)工具27Altera 公司：Max+plus 、Quartus系列Xilinx 公司：ISE、Foundation、 Aillance系列Lattice公司：ispDesign

18、EXPERT 系列集成化的開(kāi)發(fā)系統(tǒng)差別：1、面向的目標(biāo)器件不一樣；2、性能各有優(yōu)劣28 綜合類： SynplicitySynplicity公司的公司的Synplify/Synplify ProSynplify/Synplify Pro Synopsys公司的FPGAexpress、FPGA compiler Mentor公司的 LeonardoSpectrum 仿真類： Model TechModel Tech公司的公司的ModelsimModelsim Aldec 公司的 Active HDL CadenceCadence公司的公司的NC-VerilogNC-Verilog、NC-VHDLN

19、C-VHDL、NC-SIMNC-SIM 特定功能的開(kāi)發(fā)軟件，在某些性能上面比較優(yōu)越29 四、實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)四、實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng) 30 一、設(shè)計(jì)輸入子模塊一、設(shè)計(jì)輸入子模塊 用圖形編輯器、文本編輯器作設(shè)計(jì)描述， 完成語(yǔ)義正確性、語(yǔ)法規(guī)則的檢查。二、設(shè)計(jì)數(shù)據(jù)庫(kù)子模塊二、設(shè)計(jì)數(shù)據(jù)庫(kù)子模塊 系統(tǒng)的庫(kù)單元、用戶的設(shè)計(jì)描述、中間 設(shè)計(jì)結(jié)果。三、分析驗(yàn)證子模塊三、分析驗(yàn)證子模塊 各個(gè)層次的仿真驗(yàn)證、設(shè)計(jì)規(guī)則的檢查、 故障診斷。1.4 EDA1.4 EDA軟件系統(tǒng)的構(gòu)成軟件系統(tǒng)的構(gòu)成31 四、綜合仿真子模塊四、綜合仿真子模塊 實(shí)現(xiàn)從高層抽象描述向低層次描述的自動(dòng)轉(zhuǎn)換，及各個(gè)層次的仿真驗(yàn)證。 綜合模塊：將電路的高級(jí)語(yǔ)

20、言描述轉(zhuǎn)換成低級(jí)的，可與FPGA/CPLD或構(gòu)成ASIC的門陣列基本結(jié)構(gòu)相映射的網(wǎng)表文件。 仿真模塊：實(shí)現(xiàn)對(duì)所描述電路的功能、邏輯和時(shí)序等進(jìn)行驗(yàn)證。五、布局布線子模塊五、布局布線子模塊 完成由邏輯設(shè)計(jì)到物理實(shí)現(xiàn)的映射。32 一、一、 EDAEDA技術(shù)的發(fā)展趨勢(shì)技術(shù)的發(fā)展趨勢(shì) 1、廣度上：大型機(jī)工作站微機(jī) 2、深度上： ESDA：（Electronic System Design Automation ） CE： （Concurrent Engineering 并行設(shè) 計(jì)工程） 單芯片集成：（SOC/SOPC：System On a Programmable Chip）1.5 EDA1.5 ED

21、A技術(shù)及技術(shù)及EDAEDA工具的發(fā)展趨勢(shì)工具的發(fā)展趨勢(shì) 33ESDA： ESDA軟件集成系統(tǒng)的構(gòu)成和設(shè)計(jì)、仿真過(guò)程技術(shù)要求系統(tǒng)目標(biāo)定義算法建立與仿真驗(yàn)證任務(wù)分解、定義設(shè)計(jì)規(guī)范系統(tǒng)級(jí)仿真硬件系統(tǒng)設(shè)計(jì)VHDL、AHDL設(shè)計(jì)數(shù)字電路設(shè)計(jì)模擬電路設(shè)計(jì)綜合與優(yōu)化優(yōu)化設(shè)計(jì)硬件仿真庫(kù)電路級(jí)仿真器件模擬庫(kù)電路結(jié)構(gòu)與模塊劃分ASIC方式綜合優(yōu)化ASIC模擬庫(kù)PLD、FPGA器件庫(kù)PCB、MCM實(shí)現(xiàn)方式數(shù)?；旌想娐穬?yōu)化PLD、FPGA方式綜合優(yōu)化電路級(jí)驗(yàn)證、布局布線器設(shè)計(jì)參數(shù)提取和仿真驗(yàn)證系統(tǒng)調(diào)試、系統(tǒng)測(cè)試測(cè)試儀器儀表行為功能設(shè)計(jì)驗(yàn)證算法軟件控制軟件設(shè)計(jì)系統(tǒng)專用開(kāi)發(fā)系統(tǒng)微控制器ESDA強(qiáng)調(diào)建立從系統(tǒng)到電路的統(tǒng)一描

22、述語(yǔ)言，在設(shè)計(jì)綜合中考慮各種約束條件，統(tǒng)一進(jìn)行設(shè)計(jì)描述和優(yōu)化，提高設(shè)計(jì)的一次成 功率。ESDA技術(shù)中，系統(tǒng)設(shè)計(jì)的核心仍是可編程邏輯器件的設(shè)計(jì)。34并行工程（CE）： CE是將電子產(chǎn)品及相關(guān)制造直至銷售、維護(hù)全過(guò)程統(tǒng)一進(jìn)行設(shè)計(jì)的一種方法，其核心是產(chǎn)品設(shè)計(jì)對(duì)象的全面可預(yù)見(jiàn)性。 CE要求從管理層次上把工藝、工具、任務(wù)、智力和時(shí)間的安排協(xié)調(diào)一致，使用統(tǒng)一的集成化設(shè)計(jì)環(huán)境，由若干個(gè)相關(guān)的設(shè)計(jì)小組共享數(shù)據(jù)庫(kù)，同步地進(jìn)行設(shè)計(jì)。 并行工程（CE）和自上而下（Top-Down）設(shè)計(jì)方法被譽(yù)為構(gòu)成現(xiàn)代電子產(chǎn)品開(kāi)發(fā)方式的兩大特征。體現(xiàn)了設(shè)計(jì)策略的變革。35電子系統(tǒng)的發(fā)展趨勢(shì)：SOC/SOPC存儲(chǔ)器、P、PLD等多合

23、一36二、二、EDAEDA工具的發(fā)展趨勢(shì)工具的發(fā)展趨勢(shì) 1、全面的輸入工具 硬件描述語(yǔ)言硬件描述語(yǔ)言（HDL）成為成為輸入工具的發(fā)展趨勢(shì)發(fā)展趨勢(shì) 2、混合信號(hào)處理能力 數(shù)/模混合信號(hào)的處理 數(shù)字信號(hào)的描述：VHDL、Verilog HDL 模擬信號(hào)的描述：AHDL 微波信號(hào)的描述：MHDL 373、仿真工具的有效性 仿真分為： 功能仿真：又稱前仿真、系統(tǒng)級(jí)仿真或行為仿 真，用于驗(yàn)證系統(tǒng)的功能。 時(shí)序仿真：又稱后仿真、電路級(jí)仿真，用于驗(yàn) 證系統(tǒng)的時(shí)序特性、系統(tǒng)性能。 仿真是系統(tǒng)驗(yàn)證的主要手段，是電子系統(tǒng)設(shè) 計(jì)中費(fèi)時(shí)最多的環(huán)節(jié)。4、綜合工具 綜合：由高層次描述自動(dòng)轉(zhuǎn)換為低層次描述的過(guò) 程。是EDA技術(shù)的核心。38EDA設(shè)計(jì)的描述層次和相應(yīng)的綜合工具：行為 級(jí)描述RTL 級(jí)描述門電路級(jí)描述物理