數(shù)?；旌想娐吩O(shè)計(jì)實(shí)用教案

1、 數(shù)字仿真數(shù)字仿真步驟：步驟：1在在icfb中建立中建立verilog 的的view，（包括模塊和（包括模塊和testbench，testbench的的view名也是名也是verilog2右鍵點(diǎn)擊右鍵點(diǎn)擊testbench的的verilog view，選擇，選擇(xunz)“open(read-only)”在在verilog閱讀窗的菜單上選擇閱讀窗的菜單上選擇(xunz)tools=verilog-xl第1頁(yè)/共66頁(yè)第一頁(yè)，共66頁(yè)。 3用用verilogxl仿真仿真(fn zhn)，試一試就會(huì)用了仿真，試一試就會(huì)用了仿真(fn zhn)完成完成后后View Waveform的按鈕會(huì)被激活按

2、這個(gè)按鈕，的按鈕會(huì)被激活按這個(gè)按鈕，simvision打開打開第2頁(yè)/共66頁(yè)第二頁(yè)，共66頁(yè)。數(shù)模混合(hnh)電路設(shè)計(jì)流程數(shù)字(shz)設(shè)計(jì)算法(sun f)設(shè)計(jì)模擬設(shè)計(jì)數(shù)字版圖數(shù)?；旌向?yàn)證模擬版圖數(shù)?；旌向?yàn)證Tape-out第3頁(yè)/共66頁(yè)第三頁(yè)，共66頁(yè)。目目 錄錄2134混合信號(hào)模擬簡(jiǎn)介混合信號(hào)模擬簡(jiǎn)介操作示例操作示例混合信號(hào)模擬的實(shí)現(xiàn)混合信號(hào)模擬的實(shí)現(xiàn)混合信號(hào)模擬的特點(diǎn)混合信號(hào)模擬的特點(diǎn)2134混合信號(hào)模擬簡(jiǎn)介混合信號(hào)模擬簡(jiǎn)介混合模擬的應(yīng)用混合模擬的應(yīng)用混合模擬的定義混合模擬的定義Cadence中的實(shí)現(xiàn)中的實(shí)現(xiàn)第4頁(yè)/共66頁(yè)第四頁(yè)，共66頁(yè)。1-1 數(shù)模混合信號(hào)(xnho)模擬定

3、義1.模擬信號(hào)模擬仿真模擬信號(hào)模擬仿真(fn zhn)2.數(shù)字信號(hào)模擬仿真數(shù)字信號(hào)模擬仿真(fn zhn)3. 混合信號(hào)模擬仿真混合信號(hào)模擬仿真(fn zhn)4. 商用混合信號(hào)模擬仿真商用混合信號(hào)模擬仿真(fn zhn)第5頁(yè)/共66頁(yè)第五頁(yè)，共66頁(yè)。1-1 數(shù)?；旌?hnh)信號(hào)模擬定義指基于指基于(jy)節(jié)點(diǎn)積分分析的瞬態(tài)模擬仿真方法節(jié)點(diǎn)積分分析的瞬態(tài)模擬仿真方法 f1(x1, x2,) =0 f2(x1, x2,) =0 1.模擬模擬(mn)信號(hào)信號(hào)模擬模擬(mn)用高斯消去法用高斯消去法 求解線性方程求解線性方程第6頁(yè)/共66頁(yè)第六頁(yè)，共66頁(yè)。1-1 數(shù)?；旌闲盘?hào)模擬(mn)定義

4、是指基于松弛算法的由事件驅(qū)動(dòng)的一種仿真是指基于松弛算法的由事件驅(qū)動(dòng)的一種仿真(fn zhn)模擬方式。模擬方式。1 234事件驅(qū)動(dòng)事件驅(qū)動(dòng) ： testbench松弛松弛(sn ch)算法算法2.數(shù)字信號(hào)模擬數(shù)字信號(hào)模擬第7頁(yè)/共66頁(yè)第七頁(yè)，共66頁(yè)。1-1 數(shù)?；旌夏M(mn)的定義以特定的組合方式處理電路中的模擬數(shù)字信號(hào)的仿真(fn zhn)過(guò)程3. 混合信號(hào)混合信號(hào)(xnho)模擬模擬模擬信號(hào)仿真器 單仿真器架構(gòu)單仿真器架構(gòu)雙仿真器架構(gòu)雙仿真器架構(gòu)模擬模擬信號(hào)信號(hào)數(shù)字?jǐn)?shù)字信號(hào)信號(hào)簡(jiǎn)化簡(jiǎn)化模擬模擬信號(hào)信號(hào)模擬信號(hào)仿真器 數(shù)字信號(hào)仿真器 模擬模擬信號(hào)信號(hào)數(shù)字?jǐn)?shù)字信號(hào)信號(hào)第8頁(yè)/共66頁(yè)第八

5、頁(yè)，共66頁(yè)。1-1 數(shù)?；旌夏M(mn)的定義雙仿真器的混合(hnh)信號(hào)模擬A_D仿真仿真(fn zhn)方方法組合法組合手工型偶合型集成型擴(kuò)展型A_D仿真器結(jié)合度仿真器結(jié)合度順序型配對(duì)型框架型巢套型單模式spetreverilog偶合型偶合型-配對(duì)型配對(duì)型-鎖步鎖步” （lock-step）同步法）同步法 = Cadence spetreverilog3. 混合信號(hào)模擬混合信號(hào)模擬第9頁(yè)/共66頁(yè)第九頁(yè)，共66頁(yè)。1-1 數(shù)?；旌?hnh)模擬的定義混合(hnh)仿真環(huán)境仿真(fn zhn)輸出數(shù)據(jù)庫(kù)Verilog-XLSpetreIPCCadence spetreverilog解決方案

6、解決方案 IPC = interprocess communication 3. 混合信號(hào)模擬混合信號(hào)模擬第10頁(yè)/共66頁(yè)第十頁(yè)，共66頁(yè)。1-1 數(shù)?；旌闲盘?hào)(xnho)模擬定義4. 商用混合商用混合(hnh)信號(hào)仿真技術(shù)信號(hào)仿真技術(shù)Cadence Muti-Mode仿真仿真(fn zhn)(MMSIM)解決方案解決方案 模擬信號(hào)仿真模擬信號(hào)仿真混合信號(hào)仿真混合信號(hào)仿真射頻信號(hào)仿真射頻信號(hào)仿真芯片級(jí)電路驗(yàn)證芯片級(jí)電路驗(yàn)證 Cadencespetreverilog第11頁(yè)/共66頁(yè)第十一頁(yè)，共66頁(yè)。2134混合信號(hào)模擬簡(jiǎn)介混合信號(hào)模擬簡(jiǎn)介2134混合信號(hào)模擬簡(jiǎn)介混合信號(hào)模擬簡(jiǎn)介混合模擬的應(yīng)

7、用混合模擬的應(yīng)用混合模擬的定義混合模擬的定義1-2 數(shù)模混合(hnh)信號(hào)模擬的應(yīng)用第12頁(yè)/共66頁(yè)第十二頁(yè)，共66頁(yè)。1. 數(shù)模混合電路的設(shè)計(jì)數(shù)?；旌想娐返脑O(shè)計(jì)2. 大型數(shù)字集成電路設(shè)計(jì)大型數(shù)字集成電路設(shè)計(jì)3. 仿真仿真(fn zhn)提速提速1-2 數(shù)?；旌闲盘?hào)(xnho)模擬的應(yīng)用第13頁(yè)/共66頁(yè)第十三頁(yè)，共66頁(yè)。1-2 數(shù)?；旌闲盘?hào)(xnho)模擬的應(yīng)用1. 數(shù)?；旌?hnh)設(shè)計(jì)第14頁(yè)/共66頁(yè)第十四頁(yè)，共66頁(yè)。1-2 數(shù)模混合(hnh)信號(hào)模擬的應(yīng)用1. 數(shù)?；旌?hnh)設(shè)計(jì)信號(hào)處理器D/AA/D濾波器傳感器放大器接收器數(shù)模數(shù)模IC第15頁(yè)/共66頁(yè)第十五頁(yè)，共66頁(yè)。

8、1-2 數(shù)?；旌闲盘?hào)模擬(mn)的應(yīng)用1. 數(shù)模混合(hnh)設(shè)計(jì)數(shù)字(shz)設(shè)計(jì)算法設(shè)計(jì)模擬設(shè)計(jì)數(shù)字版圖數(shù)?；旌向?yàn)證模擬版圖數(shù)?；旌向?yàn)證Tape-out數(shù)字設(shè)計(jì)模擬設(shè)計(jì)混合原理圖建立層次化文件配置仿真環(huán)境仿 真 驗(yàn) 證第16頁(yè)/共66頁(yè)第十六頁(yè)，共66頁(yè)。1-2 數(shù)?；旌闲盘?hào)模擬(mn)的應(yīng)用大部分電路使用大部分電路使用verilog仿真器仿真；仿真器仿真；指定的關(guān)鍵部分電路使用模擬指定的關(guān)鍵部分電路使用模擬(mn)仿真器以達(dá)到高精度仿真器以達(dá)到高精度.2.大型數(shù)字(shz)系統(tǒng)仿真第17頁(yè)/共66頁(yè)第十七頁(yè)，共66頁(yè)。1-2 數(shù)?；旌闲盘?hào)(xnho)模擬的應(yīng)用A:用作信用作信 號(hào)發(fā)生器。

9、號(hào)發(fā)生器。仿真的時(shí)候，需要仿真的時(shí)候，需要(xyo)不少的激勵(lì)信號(hào)，而且有著嚴(yán)格的時(shí)不少的激勵(lì)信號(hào)，而且有著嚴(yán)格的時(shí)序關(guān)系，要是用序關(guān)系，要是用pulse電源或是別的什么電源來(lái)做的話，可要累電源或是別的什么電源來(lái)做的話，可要累死人的。用死人的。用verilog寫模塊的寫模塊的foundational，就，就 可以比較方便快可以比較方便快捷的構(gòu)成一個(gè)信號(hào)發(fā)生器。捷的構(gòu)成一個(gè)信號(hào)發(fā)生器。3.仿真(fn zhn)提速B:節(jié)約模擬的時(shí)間。節(jié)約模擬的時(shí)間。對(duì)于一些成熟的已經(jīng)知道電路輸入輸出特性的電路，可以用對(duì)于一些成熟的已經(jīng)知道電路輸入輸出特性的電路，可以用 verilog寫出其特性，這樣的話，模擬的時(shí)

10、間可以大大的縮短。寫出其特性，這樣的話，模擬的時(shí)間可以大大的縮短。當(dāng)然，還有就是當(dāng)然，還有就是verilog 的老本家的老本家-數(shù)字電路，也可以用數(shù)字電路，也可以用verilog寫出寫出foundational，節(jié)約模擬的時(shí)間。，節(jié)約模擬的時(shí)間。 第18頁(yè)/共66頁(yè)第十八頁(yè)，共66頁(yè)。2134混合信號(hào)模擬簡(jiǎn)介混合信號(hào)模擬簡(jiǎn)介2134混合信號(hào)模擬簡(jiǎn)介混合信號(hào)模擬簡(jiǎn)介混合模擬的應(yīng)用混合模擬的應(yīng)用混合模擬的定義混合模擬的定義Cadence中的實(shí)現(xiàn)中的實(shí)現(xiàn)1-3 Cadence 中的Spetreverilog第19頁(yè)/共66頁(yè)第十九頁(yè)，共66頁(yè)。1-3 Cadence 中的Spetreverilog1

11、. cadence中數(shù)?；旌戏抡嬷袛?shù)?；旌戏抡?fn zhn)的環(huán)境的環(huán)境2. cadence中數(shù)?；旌戏抡嬷袛?shù)模混合仿真(fn zhn)的數(shù)據(jù)流的數(shù)據(jù)流第20頁(yè)/共66頁(yè)第二十頁(yè)，共66頁(yè)。1. 數(shù)?；旌戏抡鏀?shù)模混合仿真(fn zhn)的環(huán)境的環(huán)境1-3 Cadence 中的SpetreverilogSpetreverilog仿真器第21頁(yè)/共66頁(yè)第二十一頁(yè)，共66頁(yè)。2. 數(shù)?；旌蠑?shù)?；旌?hnh)仿真的仿真的數(shù)據(jù)流數(shù)據(jù)流1-3 Cadence 中的Spetreverilog第22頁(yè)/共66頁(yè)第二十二頁(yè)，共66頁(yè)?；旌闲盘?hào)模擬的實(shí)現(xiàn)混合信號(hào)模擬的實(shí)現(xiàn)操作示例操作示例混合信號(hào)模擬簡(jiǎn)介混合信

12、號(hào)模擬簡(jiǎn)介混合信號(hào)模擬的特點(diǎn)混合信號(hào)模擬的特點(diǎn)2134混合信號(hào)模擬的實(shí)現(xiàn)混合信號(hào)模擬的實(shí)現(xiàn)建立層次文件建立層次文件數(shù)字?jǐn)?shù)字-模擬電路設(shè)計(jì)模擬電路設(shè)計(jì)制作頂層文件制作頂層文件設(shè)置仿真環(huán)境設(shè)置仿真環(huán)境仿真仿真數(shù)字(shz)設(shè)計(jì)模擬(mn)設(shè)計(jì)制作頂層(dn cn)文件建立層次化文件配置仿真環(huán)境仿 真 驗(yàn) 證2-1 數(shù)字-模擬電路設(shè)計(jì)第23頁(yè)/共66頁(yè)第二十三頁(yè)，共66頁(yè)。1.數(shù)數(shù)-模電路設(shè)計(jì)模電路設(shè)計(jì)(shj) 2.數(shù)字電路設(shè)計(jì)數(shù)字電路設(shè)計(jì)(shj)3. 模擬電路設(shè)計(jì)模擬電路設(shè)計(jì)(shj)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)第24頁(yè)/共66頁(yè)第二十四頁(yè)，共66頁(yè)。1.數(shù)數(shù)-模電路設(shè)計(jì)模電路設(shè)計(jì)2-

13、1 數(shù)字(shz)-模擬電路設(shè)計(jì)schemetic計(jì)數(shù)器Verilog-editor時(shí)鐘(shzhng)發(fā)生器schemetic第25頁(yè)/共66頁(yè)第二十五頁(yè)，共66頁(yè)。1.數(shù)數(shù)-模電路設(shè)計(jì)模電路設(shè)計(jì)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)LibVerilogschemsymboCounter_1Clk_1第26頁(yè)/共66頁(yè)第二十六頁(yè)，共66頁(yè)。1 建立建立(jinl)自己的設(shè)計(jì)庫(kù)自己的設(shè)計(jì)庫(kù) 名字名字 design_1011.數(shù)數(shù)-模電路設(shè)計(jì)模電路設(shè)計(jì)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)第27頁(yè)/共66頁(yè)第二十七頁(yè)，共66頁(yè)。1.數(shù)數(shù)-模電路設(shè)計(jì)模電路設(shè)計(jì)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)1.建

14、立建立(jinl)一個(gè)設(shè)計(jì)庫(kù)一個(gè)設(shè)計(jì)庫(kù)第28頁(yè)/共66頁(yè)第二十八頁(yè)，共66頁(yè)。1 在設(shè)計(jì)庫(kù)中使用在設(shè)計(jì)庫(kù)中使用Verilog-editor建立一個(gè)元件建立一個(gè)元件 名字名字 counter_01 視圖視圖 functional2 編輯編輯(binj) verilog文件，輸入文件，輸入counter_1代碼代碼3 符號(hào)化符號(hào)化counter_01, 生成生成symbol視圖視圖2.數(shù)字電路設(shè)計(jì)(shj)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)第29頁(yè)/共66頁(yè)第二十九頁(yè)，共66頁(yè)。1.數(shù)數(shù)-模電路設(shè)計(jì)模電路設(shè)計(jì)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)1.建立一個(gè)建立一個(gè)(y )verilog元元件件第

15、30頁(yè)/共66頁(yè)第三十頁(yè)，共66頁(yè)。2.數(shù)字電路設(shè)計(jì)(shj)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)2.輸入輸入(shr)verilog代碼代碼第31頁(yè)/共66頁(yè)第三十一頁(yè)，共66頁(yè)。2.數(shù)字電路設(shè)計(jì)(shj)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)3.生成生成(shn chn)symbol視圖視圖verilogsymbo第32頁(yè)/共66頁(yè)第三十二頁(yè)，共66頁(yè)。2.數(shù)字電路設(shè)計(jì)(shj)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)3.生成生成(shn chn)symbol視圖視圖第33頁(yè)/共66頁(yè)第三十三頁(yè)，共66頁(yè)。2.數(shù)字電路設(shè)計(jì)(shj)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)3.生成生成(shn chn

16、)symbol視圖視圖第34頁(yè)/共66頁(yè)第三十四頁(yè)，共66頁(yè)。2.數(shù)字電路設(shè)計(jì)(shj)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)3.生成生成(shn chn)symbol視圖視圖第35頁(yè)/共66頁(yè)第三十五頁(yè)，共66頁(yè)。3.模擬(mn)電路設(shè)計(jì)1 在設(shè)計(jì)庫(kù)中使用在設(shè)計(jì)庫(kù)中使用(shyng)Composer-Schemetic建立一個(gè)建立一個(gè)元件元件 名字名字 clk_01 視圖視圖 schematic2 編輯編輯 schematic文件，輸入文件，輸入clk_01的電路圖的電路圖2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)第36頁(yè)/共66頁(yè)第三十六頁(yè)，共66頁(yè)。3.模擬(mn)電路設(shè)計(jì)2-1 數(shù)字(shz)

17、-模擬電路設(shè)計(jì)1.建立一個(gè)建立一個(gè)(y )schemetic元件元件第37頁(yè)/共66頁(yè)第三十七頁(yè)，共66頁(yè)。3.模擬(mn)電路設(shè)計(jì)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)2.繪制繪制(huzh)schemetic原原理圖理圖第38頁(yè)/共66頁(yè)第三十八頁(yè)，共66頁(yè)。3.模擬(mn)電路設(shè)計(jì)2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)2.繪制繪制(huzh)schemetic原理原理圖圖元件規(guī)格：元件規(guī)格：Pmos W 2.5u L 500n Nmos W 2.5u L 500nRes 200kCap 10pVdc 5第39頁(yè)/共66頁(yè)第三十九頁(yè)，共66頁(yè)?；旌闲盘?hào)模擬的實(shí)現(xiàn)混合信號(hào)模擬的實(shí)現(xiàn)數(shù)字?jǐn)?shù)字-模擬

18、電路設(shè)計(jì)模擬電路設(shè)計(jì)制作頂層文件制作頂層文件數(shù)字(shz)設(shè)計(jì)模擬(mn)設(shè)計(jì)制作(zhzu)頂層文件建立層次化文件配置仿真環(huán)境仿 真 驗(yàn) 證2-2 制作頂層文件第40頁(yè)/共66頁(yè)第四十頁(yè)，共66頁(yè)。2-2 制作(zhzu)頂層文件1 實(shí)際操作中，我們把實(shí)際操作中，我們把clk_01 schematic作為頂層文件作為頂層文件(wnjin)，直接導(dǎo)入，直接導(dǎo)入counter_01.第41頁(yè)/共66頁(yè)第四十一頁(yè)，共66頁(yè)。混合信號(hào)模擬的實(shí)現(xiàn)混合信號(hào)模擬的實(shí)現(xiàn)數(shù)字?jǐn)?shù)字-模擬電路設(shè)計(jì)模擬電路設(shè)計(jì)制作頂層文件制作頂層文件數(shù)字(shz)設(shè)計(jì)模擬(mn)設(shè)計(jì)制作頂層(dn cn)文件建立層次化文件配置仿真

19、環(huán)境仿 真 驗(yàn) 證2-3 建立層次文件建立層次文件建立層次文件第42頁(yè)/共66頁(yè)第四十二頁(yè)，共66頁(yè)。1 建立建立config文件文件 元件名元件名 clk_01 視圖視圖 config 工具工具(gngj) Hierarchy Editor 2 把把config文件鏈接到頂層文件文件鏈接到頂層文件 3 把模板選為把模板選為spetreVerilog 4 把相應(yīng)的單元分別設(shè)置為把相應(yīng)的單元分別設(shè)置為verilog仿真和仿真和spetre仿真仿真2-3 建立層次(cngc)文件第43頁(yè)/共66頁(yè)第四十三頁(yè)，共66頁(yè)。1.建立建立(jinl)config文件文件2-1 數(shù)字(shz)-模擬電路設(shè)計(jì)

20、LibVerilogschemsymboCounter_1Clk_1config第44頁(yè)/共66頁(yè)第四十四頁(yè)，共66頁(yè)。1.建立建立(jinl)config文件文件2-3 建立層次(cngc)文件第45頁(yè)/共66頁(yè)第四十五頁(yè)，共66頁(yè)。1.建立建立(jinl)config文件文件2-3 建立層次(cngc)文件2.鏈接鏈接(lin ji)頂層頂層文件文件第46頁(yè)/共66頁(yè)第四十六頁(yè)，共66頁(yè)。1.建立建立(jinl)config文件文件2-3 建立層次(cngc)文件3.設(shè)置設(shè)置(shzh)spetreverilog模板模板第47頁(yè)/共66頁(yè)第四十七頁(yè)，共66頁(yè)。1.建立建立(jinl)con

21、fig文件文件2-3 建立層次(cngc)文件3.設(shè)置設(shè)置(shzh)spetreverilog模板模板第48頁(yè)/共66頁(yè)第四十八頁(yè)，共66頁(yè)?；旌闲盘?hào)模擬的實(shí)現(xiàn)混合信號(hào)模擬的實(shí)現(xiàn)數(shù)字?jǐn)?shù)字-模擬電路設(shè)計(jì)模擬電路設(shè)計(jì)制作頂層文件制作頂層文件數(shù)字(shz)設(shè)計(jì)模擬(mn)設(shè)計(jì)制作頂層(dn cn)文件配置仿真環(huán)境建立層次化文件仿 真 驗(yàn) 證2-4 設(shè)置仿真環(huán)境建立層次文件建立層次文件設(shè)置仿真環(huán)境設(shè)置仿真環(huán)境第49頁(yè)/共66頁(yè)第四十九頁(yè)，共66頁(yè)。 1 進(jìn)入進(jìn)入Mixed signal模式模式 2 設(shè)置模式層次顯示設(shè)置模式層次顯示(xinsh) 3 設(shè)置設(shè)置Analog 仿真器仿真器設(shè)置仿真器工作模

22、式設(shè)置仿真器工作模式 spectreVerilog設(shè)置引用工藝庫(kù)設(shè)置引用工藝庫(kù)ms018_vlp7_spe.lib設(shè)置模擬仿真器激勵(lì)設(shè)置模擬仿真器激勵(lì)設(shè)置數(shù)字仿真器激勵(lì)設(shè)置數(shù)字仿真器激勵(lì)testfixture設(shè)置仿真的時(shí)長(zhǎng)與步長(zhǎng)設(shè)置仿真的時(shí)長(zhǎng)與步長(zhǎng)1000u/ 1u/1u設(shè)置繪圖節(jié)點(diǎn)設(shè)置繪圖節(jié)點(diǎn)2-4 設(shè)置(shzh)仿真環(huán)境第50頁(yè)/共66頁(yè)第五十頁(yè)，共66頁(yè)。1.進(jìn)入進(jìn)入(jnr)Mixed signal模式模式2-3 設(shè)置(shzh)仿真環(huán)境第51頁(yè)/共66頁(yè)第五十一頁(yè)，共66頁(yè)。2.設(shè)置模式層次設(shè)置模式層次(cngc)顯顯示示2-4 設(shè)置仿真(fn zhn)環(huán)境第52頁(yè)/共66頁(yè)第五十

23、二頁(yè)，共66頁(yè)。2.設(shè)置設(shè)置(shzh)Analog環(huán)境環(huán)境2-4 設(shè)置(shzh)仿真環(huán)境1.設(shè)置仿真器工作設(shè)置仿真器工作(gngzu)模式模式第53頁(yè)/共66頁(yè)第五十三頁(yè)，共66頁(yè)。2. 配置仿真配置仿真(fn zhn)環(huán)境環(huán)境2-4 設(shè)置仿真(fn zhn)環(huán)境2.設(shè)置設(shè)置(shzh)引用引用工藝庫(kù)工藝庫(kù)第54頁(yè)/共66頁(yè)第五十四頁(yè)，共66頁(yè)。2. 配置配置(pizh)仿仿真環(huán)境真環(huán)境2-4 設(shè)置仿真(fn zhn)環(huán)境3.設(shè)置設(shè)置(shzh)模擬仿真器激勵(lì)模擬仿真器激勵(lì)第55頁(yè)/共66頁(yè)第五十五頁(yè)，共66頁(yè)。2. 配置配置(pizh)仿真環(huán)境仿真環(huán)境2-4 設(shè)置(shzh)仿真環(huán)境4.設(shè)置設(shè)置(shzh)數(shù)字仿真器激勵(lì)數(shù)字仿真器激勵(lì)第56頁(yè)/共66頁(yè)第五十六頁(yè)，共66頁(yè)。2. 配置仿真配置仿真(fn zhn)環(huán)境環(huán)境2-4 設(shè)置(