數(shù)字電子技術(shù)：ch01-1 數(shù)字電路與數(shù)字信號(hào)

1、2.邏輯代數(shù)與硬件描述語(yǔ)言概述3.邏輯門電路4.組合邏輯電路5.鎖存器與觸發(fā)器6.時(shí)序邏輯電路7.存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門陣列9.模數(shù)與數(shù)模轉(zhuǎn)換器8.脈沖波形的變換與產(chǎn)生序言1.數(shù)字邏輯概論1.數(shù)字邏輯基礎(chǔ)1.1 數(shù)字電路與數(shù)字信號(hào)1.2 數(shù)制1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算1.4 二進(jìn)制代碼1.5 二值邏輯變量與基本邏輯運(yùn)算1.6 邏輯函數(shù)及其表示方法1.1.1 數(shù)字技術(shù)的發(fā)展及其應(yīng)用1.1.2 數(shù)字集成電路的分類及特點(diǎn)1.1.3 模擬信號(hào)與數(shù)字信號(hào)1.1.4 數(shù)字信號(hào)的描述方法1.1 數(shù)字電路與數(shù)字信號(hào)1.1.1數(shù)字技術(shù)的發(fā)展及其應(yīng)用1.1數(shù)字電路與數(shù)字信號(hào)80年代后- ULSI ，

2、 1 0 億個(gè)晶體管/片 、 ASIC 制作技術(shù)成熟目前- 芯片內(nèi)部的布線細(xì)微到亞微米(0.130.09m)量級(jí)微處理器的時(shí)鐘頻率高達(dá)3GHz（109Hz）90年代后- 97年一片集成電路上有40億個(gè)晶體管。6070代-IC技術(shù)迅速發(fā)展：SSI、MSI、LSI 、VLSI。10萬(wàn)個(gè)晶體管/片。將來(lái)- 高分子材料或生物材料制成密度更高、三維結(jié)構(gòu)的電路發(fā)展特點(diǎn):以電子器件的發(fā)展為基礎(chǔ)電子管時(shí)代1906年，福雷斯特等發(fā)明了電子管；電子管體積大、重量重、耗電大、壽命短。目前在一些大功率發(fā)射裝置中使用。電壓控制器件電真空技術(shù)晶體管時(shí)代電流控制器件 半導(dǎo)體技術(shù)半導(dǎo)體二極管、三極管器件半導(dǎo)體集成電路電路設(shè)計(jì)

3、方法伴隨器件變化從傳統(tǒng)走向現(xiàn)代a)傳統(tǒng)的設(shè)計(jì)方法：b)現(xiàn)代的設(shè)計(jì)方法：采用自下而上的設(shè)計(jì)方法；由人工組裝,經(jīng)反復(fù)調(diào)試、驗(yàn)證、修改完成。所用的元器件較多，電路可靠性差,設(shè)計(jì)周期長(zhǎng)?，F(xiàn)代EDA技術(shù)實(shí)現(xiàn)硬件設(shè)計(jì)軟件化。采用從上到下設(shè)計(jì)方法，電路設(shè)計(jì)、 分析、仿真 、修訂 全通過(guò)計(jì)算機(jī)完成。EDA技術(shù)以計(jì)算機(jī)為基本工具、借助于軟件設(shè)計(jì)平臺(tái)，自動(dòng)完成數(shù)字系統(tǒng)的仿真、邏輯綜合、布局布線等工作。最后下載到芯片，實(shí)現(xiàn)系統(tǒng)功能。使硬件設(shè)計(jì)軟件化。1、設(shè)計(jì)：在計(jì)算機(jī)上利用軟件平臺(tái)進(jìn)行設(shè)計(jì)原理圖設(shè)計(jì)VerlogHDL語(yǔ)言設(shè)計(jì)狀態(tài)機(jī)設(shè)計(jì)設(shè)計(jì)方法EDA（Electronics Design Automation)技術(shù)3

4、、下載2、仿真4、驗(yàn)證結(jié)果實(shí)驗(yàn)板下載線數(shù)碼相機(jī)智能儀器計(jì)算機(jī)數(shù)字技術(shù)的應(yīng)用根據(jù)電路的結(jié)構(gòu)特點(diǎn)及其對(duì)輸入信號(hào)的響應(yīng)規(guī)則的不同， -數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路。 從集成度不同 -數(shù)字集成電路可分為小規(guī)模、中規(guī)模、大規(guī)模、超大規(guī)模和甚大規(guī)模五類。 從電路的形式不同， -數(shù)字電路可分為集成電路和分立電路從器件不同 -數(shù)字電路可分為TTL 和 CMOS電路1、數(shù)字集成電路的分類1.1.2、數(shù)字集成電路的分類及特點(diǎn)可編程邏輯器件、多功能專用集成電路106以上甚大規(guī)模大型存儲(chǔ)器、微處理器10,00099,999超大規(guī)模小型存儲(chǔ)器、門陣列1009999大規(guī)模計(jì)數(shù)器、加法器1299中規(guī)模邏輯門、觸

5、發(fā)器最多12個(gè)小規(guī)模典型集成電路門的個(gè)數(shù)分類集成度:每一芯片所包含的門個(gè)數(shù)2、數(shù)字集成電路的特點(diǎn)1)電路簡(jiǎn)單,便于大規(guī)模集成,批量生產(chǎn)2)可靠性、穩(wěn)定性和精度高,抗干擾能力強(qiáng)3)體積小,通用性好,成本低.4)具可編程性,可實(shí)現(xiàn)硬件設(shè)計(jì)軟件化5)高速度 低功耗6)加密性好 3、數(shù)字電路的分析、設(shè)計(jì)與測(cè)試(1)數(shù)字電路的分析方法數(shù)字電路的分析:根據(jù)電路確定電路輸出與輸入之間的邏輯關(guān)系。(2) 數(shù)字電路的設(shè)計(jì)方法數(shù)字電路的設(shè)計(jì):從給定的邏輯功能要求出發(fā)，選擇適當(dāng)?shù)倪壿嬈骷?，設(shè)計(jì)出符合要求的邏輯電路。 設(shè)計(jì)方式:分為傳統(tǒng)的設(shè)計(jì)方式和基于EDA軟件的設(shè)計(jì)方式。 分析工具：邏輯代數(shù)。電路邏輯功能主要用真值

6、表、功能表、邏輯表達(dá)式和波形圖。-時(shí)間和數(shù)值均連續(xù)變化的電信號(hào)，如正弦波、三角波等 uOt Otu1. 模擬信號(hào)1.1.3 數(shù)字信號(hào)與數(shù)字信號(hào)數(shù)字信號(hào)波形2、數(shù)字信號(hào) -在時(shí)間上和數(shù)值上均是離散的信號(hào)。數(shù)字電路和模擬電路：工作信號(hào)，研究的對(duì)象不同，分析、設(shè)計(jì)方法以及所用的數(shù)學(xué)工具也相應(yīng)不同3、模擬信號(hào)的數(shù)字表示由于數(shù)字信號(hào)便于存儲(chǔ)、分析和傳輸，通常都將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào). 0 0 模擬信號(hào) 模數(shù)轉(zhuǎn)換器 3 V 數(shù)字輸出 0 0 0 0 1 1 模數(shù)轉(zhuǎn)換的實(shí)現(xiàn)電壓(V)二值邏輯電 平+51H(高電平)00L(低電平)邏輯電平與電壓值的關(guān)系（正邏輯）1.1.4 數(shù)字信號(hào)的描述方法1、二值數(shù)字邏

7、輯和邏輯電平 a 、在電路中用低、高電平表示0、1兩種邏輯狀態(tài) 0、1數(shù)碼-表示數(shù)量時(shí)稱二進(jìn)制數(shù)表示方式二值數(shù)字邏輯 -表示事物狀態(tài)時(shí)稱二值邏輯(a) 用邏輯電平描述的數(shù)字波形(b) 16位數(shù)據(jù)的圖形表示2、數(shù)字波形數(shù)字波形-是信號(hào)邏輯電平對(duì)時(shí)間的圖形表示.高電平低電平有脈沖*非歸零型*歸零型 比特率 - 每秒鐘轉(zhuǎn)輸數(shù)據(jù)的位數(shù)無(wú)脈沖(1)數(shù)字波形的兩種類型:(2)周期性和非周期性 非周期性數(shù)字波形周期性數(shù)字波形 例1.1.1 某通信系統(tǒng)每秒鐘傳輸1544000位(1.544兆位)數(shù)據(jù)，求每位數(shù)據(jù)的時(shí)間。解：按題意，每位數(shù)據(jù)的時(shí)間為例1.1.2 設(shè)周期性數(shù)字波形的高電平持續(xù)6ms，低電平持續(xù)10ms，求占空比q。解：因數(shù)字波形的脈沖寬度tw=6ms，周期T=6ms+10ms=16ms。非理想脈沖波形(3)實(shí)際脈沖波形及主要參數(shù)幾個(gè)主要參數(shù):占空比 Q - 表示脈沖寬度占整個(gè)周期的百分比上升時(shí)間tr 和下降時(shí)間tf -從脈沖幅值的10%到90% 上升 下降所經(jīng)歷的時(shí)間( 典型值ns )脈沖寬度 (tw )- 脈沖幅值的50%的兩個(gè)時(shí)間所跨越的時(shí)間周期 (T) - 表示兩個(gè)相鄰脈沖之間的時(shí)間間隔 tr脈沖寬度 tw 0.5V 4.5V 2.5V 幅值=5.0V 0.0V 5.0V tf0.5V