計算機組成原理——第五章

1、計算機組成原理計算機組成原理第5章 中央處理器 5.1 CPU5.1 CPU的組成和功能的組成和功能5.8 5.8 流水流水CPUCPU5.25.2 指令周期指令周期5.9 RISC CPU5.9 RISC CPU5.3 5.3 時序產(chǎn)生器和控制方式時序產(chǎn)生器和控制方式5.10 5.10 多媒體多媒體CPUCPU5 5.4 .4 微程序控制器微程序控制器5.11 CPU5.11 CPU性能評價性能評價5.5 5.5 微程序設計技術微程序設計技術5.6 5.6 硬布線控制器硬布線控制器5.7 5.7 傳統(tǒng)傳統(tǒng)CPUCPU5.1 CPU的功能和組成的功能和組成 當代主流計算機所遵循的仍然是當代主流

2、計算機所遵循的仍然是馮馮. .諾依曼諾依曼的的“存儲程序、程序控制存儲程序、程序控制”思想思想 程序告訴計算機：程序告訴計算機：應該逐步執(zhí)行什么操作；在應該逐步執(zhí)行什么操作；在什么地方找到用來操作的數(shù)據(jù)，結果存到何處什么地方找到用來操作的數(shù)據(jù)，結果存到何處等等 中央處理器是控制計算機自動完成取出指令和中央處理器是控制計算機自動完成取出指令和執(zhí)行指令任務的部件。它是計算機的核心部件，通執(zhí)行指令任務的部件。它是計算機的核心部件，通常簡稱為常簡稱為CPU（Central Processing Unit）一、一、 CPU的功能的功能 指令控制指令控制 保證機器按程序規(guī)定的順序取出執(zhí)行保證機器按程序規(guī)定

3、的順序取出執(zhí)行 操作控制操作控制 CPUCPU產(chǎn)生每條指令所對應的操作信號，并把各種操產(chǎn)生每條指令所對應的操作信號，并把各種操作信號送往相應的部件，從而控制這些部件按指令的作信號送往相應的部件，從而控制這些部件按指令的要求進行動作要求進行動作 時間控制時間控制 對各種操作的實施時間進行定時對各種操作的實施時間進行定時 數(shù)據(jù)加工數(shù)據(jù)加工 對數(shù)據(jù)進行算術運算和邏輯運算處理對數(shù)據(jù)進行算術運算和邏輯運算處理5.1 CPU的功能和組成的功能和組成 PCIRACCU時鐘時鐘ALU M D R M A R控制信號控制信號標志標志控制控制信號信號C0C1C2C3C4取指周期取指周期 ADD X M D RPC

4、 M A RIRCUPCIRACCU時鐘時鐘ALU M D R M A R控制信號控制信號標志標志控制控制信號信號C1C2C3ADD X 間址周期間址周期 M A R M D RIRPCC0PCIRACCU時鐘時鐘ALU M D R M A R控制信號控制信號標志標志控制控制信號信號C1C2C5ADD X 執(zhí)行周期執(zhí)行周期C7C6C8 M A RACALU M D R M D R控制控制信號信號ACSDOUT地址有效地址有效地址失效地址失效片選失效片選失效數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定高阻高阻靜態(tài)靜態(tài) RAM 讀讀 時序時序 tAtCOtOHAtOTDtRC片選有效片選有效二、二、 CPU的

5、基本組成的基本組成 控制器控制器: :完成對整個計算機系統(tǒng)操作的完成對整個計算機系統(tǒng)操作的協(xié)調與指揮協(xié)調與指揮。 (1) (1) 控制機器從內存中控制機器從內存中取出一條指令取出一條指令，并指出下一，并指出下一條指令在內存中的位置；條指令在內存中的位置； (2) (2) 對指令進行對指令進行譯碼譯碼，并，并產(chǎn)生相應的操作控制信號產(chǎn)生相應的操作控制信號，送往相應的部件，啟動規(guī)定的動作；送往相應的部件，啟動規(guī)定的動作； (3) (3) 指揮并控制指揮并控制CPUCPU、內存與輸入、內存與輸入/ /輸出（輸出（I/OI/O）設備）設備之間數(shù)據(jù)之間數(shù)據(jù)流動的方向。流動的方向。5.1 CPU的功能和組成

6、的功能和組成 二、二、 CPU的基本組成的基本組成5.1 CPU的功能和組成的功能和組成 控制器控制器: :完成對整個計算機系統(tǒng)操作的完成對整個計算機系統(tǒng)操作的協(xié)調與指揮協(xié)調與指揮。u取指令取指令u分析指令分析指令u執(zhí)行指令，發(fā)出各種操作命令執(zhí)行指令，發(fā)出各種操作命令u控制程序輸入及結果的輸出控制程序輸入及結果的輸出u總線管理總線管理u處理異常情況和特殊請求處理異常情況和特殊請求 運算器：運算器：數(shù)據(jù)加工處理部件，所進行的全部操作數(shù)據(jù)加工處理部件，所進行的全部操作由控制器發(fā)出的控制信號指揮由控制器發(fā)出的控制信號指揮 (1) (1)執(zhí)行所有的算術運算；執(zhí)行所有的算術運算； (2)(2)執(zhí)行所有的

7、邏輯運算，并進行邏輯測試執(zhí)行所有的邏輯運算，并進行邏輯測試二、二、 CPU的基本組成的基本組成5.1 CPU的功能和組成的功能和組成 算術邏輯單元算術邏輯單元狀態(tài)條件寄存器狀態(tài)條件寄存器程序計數(shù)器程序計數(shù)器PC地址寄存器地址寄存器AR地址總線地址總線ABUS數(shù)據(jù)總線數(shù)據(jù)總線DBUS累加器累加器AC存儲器存儲器 I/OCPUALU指令寄存器指令寄存器IR指令譯碼器指令譯碼器操作控制器操作控制器時序產(chǎn)生器時序產(chǎn)生器時鐘時鐘狀態(tài)狀態(tài)反饋反饋取指取指控制控制執(zhí)行執(zhí)行控制控制ccccc緩沖寄存器緩沖寄存器DRCPUCPU的基本模型的基本模型 即指令地址寄存器。即指令地址寄存器。存放當前正在執(zhí)行存放當前正

8、在執(zhí)行的指令地址或下一的指令地址或下一條指令地址。條指令地址。指 令 地 址 形 成指 令 地 址 形 成 : : (PC)+(PC)+1 1- -PCPC。或?；? :轉移指令修改其內轉移指令修改其內容容用以存放當前正用以存放當前正在執(zhí)行的指令在執(zhí)行的指令對指令寄存器中對指令寄存器中的操作碼進行分的操作碼進行分析解釋，產(chǎn)生相析解釋，產(chǎn)生相應的控制信號。應的控制信號。脈沖源產(chǎn)生一定頻率的脈沖信號作脈沖源產(chǎn)生一定頻率的脈沖信號作為整個機器的時鐘脈沖，是機器周為整個機器的時鐘脈沖，是機器周期和工作脈沖的基準信號。期和工作脈沖的基準信號。根據(jù)當前正在執(zhí)行的指令的需根據(jù)當前正在執(zhí)行的指令的需要，產(chǎn)生相

9、應的時序控制信號要，產(chǎn)生相應的時序控制信號三、三、CPUCPU中的主要寄存器中的主要寄存器 數(shù)據(jù)緩沖寄存器（數(shù)據(jù)緩沖寄存器（DRDR）暫時存放由內存讀出或寫入的指令或數(shù)據(jù)字暫時存放由內存讀出或寫入的指令或數(shù)據(jù)字指令寄存器（指令寄存器（IRIR）保存當前正在執(zhí)行的一條指令保存當前正在執(zhí)行的一條指令程序計數(shù)器（程序計數(shù)器（PCPC）確定下一條指令的地址確定下一條指令的地址地址寄存器（地址寄存器（ARAR）保存當前保存當前CPUCPU所訪問的內存單元的地址所訪問的內存單元的地址累加寄存器（累加寄存器（ACAC）最常使用的最常使用的一個通用寄存器一個通用寄存器狀態(tài)條件寄存器（狀態(tài)條件寄存器（PSWPS

10、W）保存由算術和邏輯指令的結果建立的各種條件碼保存由算術和邏輯指令的結果建立的各種條件碼5.1 CPU的功能和組成的功能和組成 四、操作控制器與時序產(chǎn)生器四、操作控制器與時序產(chǎn)生器 操作控制器操作控制器在各寄存器之間建立在各寄存器之間建立數(shù)據(jù)通路數(shù)據(jù)通路（傳送（傳送信息的通路）信息的通路） 功能功能: : 就是根據(jù)指令操作碼和時序信號，產(chǎn)生就是根據(jù)指令操作碼和時序信號，產(chǎn)生各種操作控制信號，以便正確地建立數(shù)據(jù)通路，各種操作控制信號，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制從而完成取指令和執(zhí)行指令的控制 硬布線控制器硬布線控制器 微程序控制器微程序控制器時序產(chǎn)生器時序產(chǎn)生器產(chǎn)生并發(fā)

11、出計算機所需要的時序控制產(chǎn)生并發(fā)出計算機所需要的時序控制信號信號5.1 CPU的功能和組成的功能和組成 5.2 指令周期指令周期讀取指令讀取指令指令地址送入主存地址寄存器指令地址送入主存地址寄存器讀主存，讀出內容送入指定的寄存器讀主存，讀出內容送入指定的寄存器分析指令分析指令按指令規(guī)定內容執(zhí)行指令按指令規(guī)定內容執(zhí)行指令不同指令的操作步驟數(shù)不同指令的操作步驟數(shù)和具體操作內容差異很大和具體操作內容差異很大檢查有無中斷請求檢查有無中斷請求若無，則轉入下一條指令的執(zhí)行過程若無，則轉入下一條指令的執(zhí)行過程形成下一條指令地址形成下一條指令地址 指令的執(zhí)行過程指令的執(zhí)行過程取指令執(zhí)行指令一、指令周期的基本概

12、念一、指令周期的基本概念 指令周期指令周期 : : CPUCPU從內存取出一條指令并執(zhí)行完從內存取出一條指令并執(zhí)行完這條指令的時間總和這條指令的時間總和 CPU CPU周期周期 : : 又稱又稱機器周期機器周期（總線周期總線周期），），CPUCPU訪問訪問內存所花的時間較長，因此用內存所花的時間較長，因此用CPUCPU從內存讀取一條指令從內存讀取一條指令字的所需的最短時間來定義字的所需的最短時間來定義 時鐘周期時鐘周期 : : 通常稱為通常稱為節(jié)拍脈沖節(jié)拍脈沖或或T T周期周期。一個。一個CPUCPU周期包含若干個時鐘周期周期包含若干個時鐘周期T T 相互關系相互關系： 1 1個指令周期個指令

13、周期 = = 若干個若干個CPUCPU周期周期 1 1個個CPUCPU周期周期 = = 若干若干T T周期周期 取指時間執(zhí)行指令時間取指時間執(zhí)行指令時間指令周期指令周期 CPU CPU周期周期 時鐘周時鐘周期期020 020 CLACLA；累加器清；累加器清0 0021 021 ADD 30ADD 30；（；（ACAC）+ +（3030）ACAC022 022 STA 40STA 40；（；（ACAC）(40)(40)023 023 NOPNOP； 空操作空操作024 024 JMP 21JMP 21； 21 21 PC PC 030 000 006030 000 006; ; 數(shù)據(jù)數(shù)據(jù) 04

14、0 040 存和數(shù)存和數(shù) ; ; 數(shù)據(jù)數(shù)據(jù)5 5條典型指令構成的簡單程序條典型指令構成的簡單程序二、指令的執(zhí)行過程二、指令的執(zhí)行過程 一個一個CPU周期周期一個一個CPU周期周期取指令階段取指令階段執(zhí)行指令階段執(zhí)行指令階段開始開始取指令取指令PC+1對指令對指令譯碼譯碼執(zhí)行指令執(zhí)行指令取下條指取下條指令令PC+11、CLA指令的指令周期指令的指令周期取出取出CLA指令指令算術邏輯單元算術邏輯單元狀態(tài)條件寄存器狀態(tài)條件寄存器程序計數(shù)器程序計數(shù)器PC地址寄存器地址寄存器AR地址總線地址總線ABUS數(shù)據(jù)總線數(shù)據(jù)總線DBUS累加器累加器AC緩沖寄存器緩沖寄存器DRCPUALU指令寄存器指令寄存器IR指

15、令譯碼器指令譯碼器操作控制器操作控制器時序產(chǎn)生器時序產(chǎn)生器時鐘時鐘狀態(tài)狀態(tài)反饋反饋取指取指控制控制執(zhí)行執(zhí)行控制控制cccc+1000 0202021222324303140CLAADD 30STA 40NOPJMP 21000 006000 020CLACLA000 021算術邏輯單元算術邏輯單元狀態(tài)條件寄存器狀態(tài)條件寄存器程序計數(shù)器程序計數(shù)器PC地址寄存器地址寄存器AR地址總線地址總線ABUS數(shù)據(jù)總線數(shù)據(jù)總線DBUS累加器累加器AC緩沖寄存器緩沖寄存器DRCPUALU指令寄存器指令寄存器IR指令譯碼器指令譯碼器操作控制器操作控制器時序產(chǎn)生器時序產(chǎn)生器時鐘時鐘狀態(tài)狀態(tài)反饋反饋取指取指控制控制執(zhí)

16、行執(zhí)行控制控制cccc+12021222324303140CLAADD 30STA 40NOPJMP 21000 006000 020CLACLA000 021000 000執(zhí)行執(zhí)行CLA指令指令2、ADD指令的指令周期 一個CPU周期 一個CPU周期取指令階段取指令階段執(zhí)行指令階段執(zhí)行指令階段開始開始取指令取指令PC+1對指令對指令譯碼譯碼送操作送操作數(shù)地址數(shù)地址取下條指取下條指令令PC+1取出操取出操作數(shù)作數(shù)執(zhí)行加執(zhí)行加操作操作一個CPU周期算術邏輯單元算術邏輯單元狀態(tài)條件寄存器狀態(tài)條件寄存器程序計數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指

17、令寄存器IR指令譯碼器指令譯碼器操作控制器操作控制器時序產(chǎn)生器時序產(chǎn)生器時鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+12021222324303140CLAADD 30STA 40NOPJMP 21000 006000 021ADDADD 30000 021000 022000 030000 0060+6=6000 006取出并執(zhí)行取出并執(zhí)行ADD指令指令3、STA指令的指令周期指令的指令周期 算術邏輯單元算術邏輯單元狀態(tài)條件寄存器狀態(tài)條件寄存器程序計數(shù)器程序計數(shù)器PC地址寄存器地址寄存器AR地址總線地址總線ABUS數(shù)據(jù)總線數(shù)據(jù)總線DBUS累加器累加器AC緩沖寄存器緩沖寄存器DRCPUALU指令寄存

18、指令寄存器器IR指令譯碼器指令譯碼器操作控制器操作控制器時序產(chǎn)生器時序產(chǎn)生器時鐘時鐘狀態(tài)狀態(tài)反饋反饋取指取指控制控制執(zhí)行執(zhí)行控制控制cccc+120212223243040CLAADD 30STA 40NOPJMP 21000 006000 022STASTA 40000 022000 023000 040000 006000 006000 006取出并執(zhí)行取出并執(zhí)行STA指令指令4、NOP指令和指令和JMP指令的指令周期指令的指令周期算術邏輯單元算術邏輯單元狀態(tài)條件寄存器狀態(tài)條件寄存器程序計數(shù)器程序計數(shù)器PC地址寄存器地址寄存器AR地址總線地址總線ABUS數(shù)據(jù)總線數(shù)據(jù)總線DBUS累加器累加器

19、AC緩沖寄存器緩沖寄存器DRALU指令寄存器指令寄存器IR指令譯碼器指令譯碼器操作控制器操作控制器時序產(chǎn)生器時序產(chǎn)生器時鐘時鐘狀態(tài)狀態(tài)反饋反饋取指取指控制控制執(zhí)行執(zhí)行控制控制cccc+120212223243040CLAADD 30STA 40NOPJMP 21000 006000 024JMP 21JMP 21000 024000 021000 006000 006000 025000 021取出并執(zhí)行取出并執(zhí)行JMP指令指令公操作：一條指公操作：一條指令執(zhí)行完畢。令執(zhí)行完畢。公操作公操作例：如圖所示為雙總線結構機器的數(shù)據(jù)通路圖例：如圖所示為雙總線結構機器的數(shù)據(jù)通路圖IRPCARMDRR0R

20、1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GADD R2,R0 ；（；（R0）（）（R2)R0要求：（要求：（1）畫出指令周期流程圖，設該指令的地址已畫出指令周期流程圖，設該指令的地址已放入放入PC中。中。 （2）列出相應的微操作控制信號序列。）列出相應的微操作控制信號序列。 ADD R2,R0 ；（；（R0）（）（R2)R0PCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA

21、總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA總線

22、總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GIRPCARMDRR0R1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPC

23、PCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GIRPCARMDRR0R1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR

24、/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GIRPCARMDRR0R1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i i

25、R0R0o oR3R3i iR3R3o oX Xi iY Yi iG GIRPCARMDRR0R1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX

26、Xi iY Yi iG GIRPCARMDRR0R1R2R3XYGA總線總線B總線總線IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR05、工作原理工作原理例：例：CPUCPU結構如圖所示，其中包括一個累加寄存器結構如圖所示，其中包括一個累加寄存器ACAC、一個、一個狀態(tài)寄存器和其他四個寄存器，各部分之間的連線表示數(shù)據(jù)狀態(tài)寄存器和其他四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。通路，箭頭表

27、示信息傳送方向。 標明圖中四個寄存器的名標明圖中四個寄存器的名稱。稱。簡述取指令的數(shù)據(jù)通路。簡述取指令的數(shù)據(jù)通路。簡述完成指令簡述完成指令LDA XLDA X的數(shù)的數(shù)據(jù)通路據(jù)通路(X(X為內存地址，為內存地址，LDALDA功能為功能為(X)(X)(AC)(AC)。簡述完成指令簡述完成指令ADD YADD Y的數(shù)的數(shù)據(jù)通路據(jù)通路(Y(Y為內存地址，為內存地址，ADDADD功能為功能為(AC)(AC)(Y) (Y) (AC)(AC)。簡述完成指令簡述完成指令STA ZSTA Z的數(shù)的數(shù)據(jù)通路據(jù)通路(Z(Z為內存地址，為內存地址，STASTA功能為功能為(AC)(AC)(Z)(Z)。MDRMARPC

28、IRMDRMARPCIR5.3 時序產(chǎn)生器和控制方式時序產(chǎn)生器和控制方式 用二進制碼表示的指令和數(shù)據(jù)都放在內存里，那么用二進制碼表示的指令和數(shù)據(jù)都放在內存里，那么CPU是怎樣識別出它們是數(shù)據(jù)還是指令呢是怎樣識別出它們是數(shù)據(jù)還是指令呢? 從時間上來說從時間上來說: 取指令事件發(fā)生在指令周期的第一取指令事件發(fā)生在指令周期的第一個個CPU周期中，即發(fā)生在周期中，即發(fā)生在“取指令取指令”階段，而取數(shù)據(jù)階段，而取數(shù)據(jù)事件發(fā)生在指令周期的后面幾個事件發(fā)生在指令周期的后面幾個CPU周期中，即發(fā)生周期中，即發(fā)生在在“執(zhí)行指令執(zhí)行指令”階段。階段。 從空間上來說從空間上來說: 如果取出的代碼是指令，那么一定如果

29、取出的代碼是指令，那么一定經(jīng)經(jīng)DR送往指令寄存器送往指令寄存器IR，如果取出的代碼是數(shù)據(jù)，那，如果取出的代碼是數(shù)據(jù)，那么一定送往么一定送往運算器運算器。 時間控制對計算機來說是非常重要的！時間控制對計算機來說是非常重要的！一、時序信號的作用和體制一、時序信號的作用和體制 計算機的協(xié)調動作需要時間標志，而且需要采用多計算機的協(xié)調動作需要時間標志，而且需要采用多級時序體制。而時間標志則用級時序體制。而時間標志則用時序信號時序信號來體現(xiàn)。來體現(xiàn)。 硬布線控制器硬布線控制器中，時序信號往往采用中，時序信號往往采用主狀態(tài)周期主狀態(tài)周期- -節(jié)節(jié)拍電位拍電位- -節(jié)拍脈沖節(jié)拍脈沖三級體制。三級體制。主狀態(tài)

30、周期（指令周期）：主狀態(tài)周期（指令周期）：包含若干個節(jié)拍周期，可包含若干個節(jié)拍周期，可以用一個觸發(fā)器的狀態(tài)持續(xù)時間來表示以用一個觸發(fā)器的狀態(tài)持續(xù)時間來表示節(jié)拍電位（機器周期）：節(jié)拍電位（機器周期）：表示一個表示一個CPU 周期的時間，周期的時間，包含若干個節(jié)拍脈沖包含若干個節(jié)拍脈沖節(jié)拍脈沖（時鐘周期）：節(jié)拍脈沖（時鐘周期）：表示較小的時間單位表示較小的時間單位 微程序控制器微程序控制器中，時序信號則一般采用中，時序信號則一般采用節(jié)拍電位節(jié)拍電位- -節(jié)節(jié)拍脈沖拍脈沖二級體制。二級體制。節(jié)拍脈沖節(jié)拍電位1主狀態(tài)周期主狀態(tài)周期節(jié)拍電位2主狀態(tài)周期主狀態(tài)周期-節(jié)拍電位節(jié)拍電位-節(jié)拍脈沖節(jié)拍脈沖數(shù)據(jù)準

31、備好后，以電位的方式送觸發(fā)器數(shù)據(jù)準備好后，以電位的方式送觸發(fā)器控制信號來到后，用一個脈沖信號把數(shù)據(jù)裝入觸發(fā)器控制信號來到后，用一個脈沖信號把數(shù)據(jù)裝入觸發(fā)器數(shù)據(jù)：電位數(shù)據(jù)：電位控制信號：脈沖控制信號：脈沖節(jié)拍電位節(jié)拍電位-節(jié)拍脈沖節(jié)拍脈沖 IORQ MREQ RD WE T1 T2 T3 T4 IORQ MREQ RD WE T1 T2 T3 T4MERQIORQRDWR提供頻率穩(wěn)定且電平匹配提供頻率穩(wěn)定且電平匹配的方波時鐘脈沖信號的方波時鐘脈沖信號由石英晶體振蕩器組成由石英晶體振蕩器組成產(chǎn)生一組有序的間隔相產(chǎn)生一組有序的間隔相等或不等的脈沖序列等或不等的脈沖序列啟動停機二、時序信號產(chǎn)生器 啟停

32、控制邏輯啟?？刂七壿嫻?jié)拍脈沖和讀寫時序譯碼邏輯節(jié)拍脈沖和讀寫時序譯碼邏輯環(huán)形脈沖發(fā)生器環(huán)形脈沖發(fā)生器時鐘脈沖源時鐘脈沖源三、控制方式 控制不同操作序列時序信號的方法控制不同操作序列時序信號的方法1. 1. 同步控制方式同步控制方式已定的指令在執(zhí)行時所需的已定的指令在執(zhí)行時所需的CPU周期（機器周期）周期（機器周期）數(shù)和時鐘周期數(shù)都固定不變。例如采用完全統(tǒng)一的機數(shù)和時鐘周期數(shù)都固定不變。例如采用完全統(tǒng)一的機器周期執(zhí)行各種不同的指令器周期執(zhí)行各種不同的指令2. 2. 異步控制方式異步控制方式控制器發(fā)出某一操作控制信號后，等待執(zhí)行部件完控制器發(fā)出某一操作控制信號后，等待執(zhí)行部件完成操作后發(fā)成操作后發(fā)

33、“回答回答”信號，再開始新的操作信號，再開始新的操作3. 3. 聯(lián)合控制方式聯(lián)合控制方式 同步控制和異步控制相結合的方式同步控制和異步控制相結合的方式CPU周期周期取指周期取指周期CPU周期周期取源數(shù)取源數(shù)CPU周期周期取目標數(shù)取目標數(shù)CPU周期周期執(zhí)行周期執(zhí)行周期P0P1P2W0W1完全同步控制方式W0W1Wi第第N條指令條指令結束應答結束應答W0W1Wj第第N+1條指令條指令結束應答結束應答啟動啟動下一條下一條W0W1Wk第第N+2條指令條指令結束應答結束應答異步控制方式啟動啟動下一條下一條i、j、k不一定相等不一定相等一般采用兩條定時控制線：一般采用兩條定時控制線：“請求請求”線和線和“

34、回答回答”線線 控制器的功能就是按控制器的功能就是按每條指令的要求產(chǎn)每條指令的要求產(chǎn)生所需的控制信號生所需的控制信號。因此在設計控制器時要。因此在設計控制器時要求系統(tǒng)設計師提供一個完整的無二義性的指求系統(tǒng)設計師提供一個完整的無二義性的指令系統(tǒng)說明書。令系統(tǒng)說明書。 產(chǎn)生控制信號一般有微程序控制和硬布產(chǎn)生控制信號一般有微程序控制和硬布線控制兩種方法。線控制兩種方法。5.4 微程序控制器的基本工作原理微程序控制器的基本工作原理 PCIRACCU時鐘時鐘ALU M D R M A R控制信號控制信號標志標志控制控制信號信號C0C1C2C3C4取指周期取指周期以以 ADD X 為例為例 M D RPC

35、 M A RIRCU1. 不采用不采用 CPU 內部總線的方式內部總線的方式5.4 微程序控制器的基本工作原理微程序控制器的基本工作原理 一、一、控控制制信信號號舉舉例例一、控制信號舉例一、控制信號舉例1. 不采用不采用 CPU 內部總線的方式內部總線的方式PCIRACCU時鐘時鐘ALU M D R M A R控制信號控制信號標志標志控制控制信號信號C1C2C3C5ADD X 間址周期間址周期 M D R M A R M D RIRPCIRACCU時鐘時鐘ALU M D R M A R控制信號控制信號標志標志控制控制信號信號一、控制信號舉例一、控制信號舉例1. 不采用不采用 CPU 內部總線的

36、方式內部總線的方式C1C2C5ADD X 執(zhí)行周期執(zhí)行周期C7C6C8 M A RACALU M D R M D R控制控制信號信號MDRMDRCU(1) ADD X 取指周期取指周期 PC CU 發(fā)讀命令發(fā)讀命令 1 R MDR OP（IR） （PC）+ 1 PCIRPCMARAC YALUZ控制信號控制信號IRiIRiPCOPCOMARiMARiMDROMDRO 數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線控制信號控制信號CPU 內內 部部 總總 線線時鐘時鐘2. 采用采用 CPU 內部總線方式內部總線方式地址線地址線地址線地址線MARMDRIRCUIRPCPCMDRMARCUIR(2) ADD X 間址周期

37、間址周期 MDR 1 R MDR有效地址有效地址 Ad（IR）MDROMDRO 數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線時鐘時鐘CUIRPCMARMDRACYALUZ控制信號控制信號控制信號控制信號CPU 內內 部部 總總 線線MDRIRMARi MARi地址線地址線地址線地址線MARIRiIRiMARMDRIRMDRMDRMDROMDROMDROMDROMDRO形式地址形式地址 MAR 時鐘時鐘CUIRPCMARMDRACYALUZ控制信號控制信號CPU 內內 部部 總總 線線MDROMDRO(3) ADD X 執(zhí)行周期執(zhí)行周期 1 R MDR Z AC（AC）+（Y） MDR控制信號控制信號MARMDR地

38、址線地址線 地址線地址線 數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線MARMDRYMDRMDRMDROMDROMDROMDROMDROMDROMDROYiYi YALUACACOACO ALUiALUiALUALUACZZZZOZO ACiACiACACACACMARi MARiALUAC一、控制信號舉例一、控制信號舉例例：一條加法指令的執(zhí)行過程。例：一條加法指令的執(zhí)行過程。操 作 碼rs, rdrs1im m (或 disp)rsrs，rdrd，rsrs1 1為通用寄存器地址；為通用寄存器地址；imm(imm(或或disp)disp)為立即數(shù)為立即數(shù)( (或位移量或位移量) )。加法指令功能：加法指令功能：(

39、rs)+(rs1)+disp- rd(rs)+(rs1)+disp- rd取指令取指令計算地址計算地址取數(shù)取數(shù)運算送結果運算送結果劃分機器周期劃分機器周期的原則的原則: :總線總線不沖突。不沖突。一、控制信號舉例一、控制信號舉例指令格式指令格式:(1)(1)取指微指令取指微指令 指令地址送地址總線：指令地址送地址總線：PCAB(1)PCAB(1) 發(fā)訪存控制命令，發(fā)訪存控制命令，ADS(21)ADS(21)，M MIO=1(22)IO=1(22)， W WR=0(23)R=0(23)。從存儲器取指令送數(shù)據(jù)總線從存儲器取指令送數(shù)據(jù)總線。 指令送指令寄存器：指令送指令寄存器：DBIR(5)DBIR

40、(5) 程序計數(shù)器程序計數(shù)器+1+1：PCPC十十1(3)1(3)取指令取指令計算地址計算地址取數(shù)取數(shù)運算送結果運算送結果取指令取指令: : PCABWR=0，M I O = 1 ；DBIR；PC+1(2)(2)計算地址微指令計算地址微指令 取兩個源操作數(shù)取兩個源操作數(shù)( (計算地址用計算地址用) )： rslGR(8)rslGR(8)，(rsl) ALU(10)(rsl) ALU(10)，dispALU(4)dispALU(4)。 加法運算：加法運算：“+”(13)+”(13)。 有效地址送地址寄存器：有效地址送地址寄存器：ALUAR(19)ALUAR(19)。取指令取指令計算地址計算地址取

41、數(shù)取數(shù)運算送結果運算送結果計算地址計算地址rslGR，(rsl) ALU，dispALU；“+” ；ALUAR (3)(3)取數(shù)微指令取數(shù)微指令 數(shù)據(jù)地址送地址總線：數(shù)據(jù)地址送地址總線：ARAB(20)ARAB(20)。 發(fā)訪存控制命令：發(fā)訪存控制命令：ADS(21)ADS(21)，M MIO(22)IO(22)，W WR(23)R(23)。由存儲器將數(shù)據(jù)送數(shù)據(jù)總線由存儲器將數(shù)據(jù)送數(shù)據(jù)總線DBDB。 數(shù)據(jù)送數(shù)據(jù)寄存器：數(shù)據(jù)送數(shù)據(jù)寄存器：DBDR(6)DBDR(6)取指令取指令計算地址計算地址取數(shù)取數(shù)運算送結果運算送結果取數(shù)取數(shù): : AR ABWR=0MIO=1DB DR(4)(4)加法運算和

42、送結果微指令加法運算和送結果微指令 兩源操作數(shù)送兩源操作數(shù)送ALUALU：rsGR(9)rsGR(9)，(rs) ALU(11)(rs) ALU(11)；DRALU(12)DRALU(12)。 加法運算：加法運算：“+”(13)+”(13) 送結果：送結果：ALUGR(17)取指令取指令計算地址計算地址取數(shù)取數(shù)運算送結果運算送結果運算送結果運算送結果: : rs GR (rs) ALUDR ALU“+”ALU GR 置置N，Z，V，C5.4 微程序控制器的基本工作原理微程序控制器的基本工作原理 微程序控制的微程序控制的基本思想基本思想就是把操作控制信號編就是把操作控制信號編成謂的成謂的“微指令

43、微指令”，存放到一個只讀存儲器里（控，存放到一個只讀存儲器里（控制存儲器制存儲器CM）。當機器運行時，一條又一條地讀）。當機器運行時，一條又一條地讀出這些微指令，從而產(chǎn)生全機所需要的各種操作控出這些微指令，從而產(chǎn)生全機所需要的各種操作控制信號，是相應部件執(zhí)行所規(guī)定的操作。制信號，是相應部件執(zhí)行所規(guī)定的操作。二、微程序控制的基本概念二、微程序控制的基本概念 處理器內部可以分為：處理器內部可以分為：控制部件控制部件和和執(zhí)行部件執(zhí)行部件 微命令：微命令：控制部件控制部件向向執(zhí)行部件執(zhí)行部件發(fā)出的控制命令發(fā)出的控制命令 微操作微操作：執(zhí)行部件執(zhí)行部件接受接受微命令微命令后所進行的操作后所進行的操作（微

44、操作在執(zhí)行部件中是最基本的操作）（微操作在執(zhí)行部件中是最基本的操作） 微指令微指令：實現(xiàn)一定操作功能的一組微命令：實現(xiàn)一定操作功能的一組微命令 微程序微程序：實現(xiàn)一條機器指令功能的微指令序列：實現(xiàn)一條機器指令功能的微指令序列指令系統(tǒng)所有指令，指令微程序指令系統(tǒng)所有指令，指令微程序微程序若干微指令，微指令一組微命令微程序若干微指令，微指令一組微命令微命令微命令微操作微操作二、微程序控制的基本概念二、微程序控制的基本概念微操作微操作相容性相容性相斥性相斥性在同時或同一個在同時或同一個CPU周期內可以并行周期內可以并行執(zhí)行的微操作執(zhí)行的微操作不能在同時或不能在同一個不能在同時或不能在同一個CPU周期

45、周期內并行執(zhí)行的微操作內并行執(zhí)行的微操作R1R2R3123468975DRXYCy+-M4、6、8 相斥性相斥性5、7、9 相斥性相斥性1、2、3 相容性相容性4、6、8和和5、7、9的任意兩個微操作為的任意兩個微操作為相容性相容性微指令微指令1234567891011121314151617181920212223操作控制操作控制順序控制順序控制LDR1LDR2LDR3R1XR1YR2XR2YDRXR3YMRDLDDRLDIRLDARLDIRLDARPC+1P1P2直接地址直接地址機器指令與微指令機器指令與微指令 程序機器指令機器指令1機器指令機器指令2機器指令機器指令i機器指令機器指令n.

46、微指令微指令2微指令微指令1微指令微指令i微指令微指令n.微程序程序計數(shù)器程序計數(shù)器PC地址寄存器地址寄存器AR緩沖寄存器緩沖寄存器DR指令寄存器指令寄存器IR微地址寄存器微地址寄存器AR微指令寄存器微指令寄存器IR主存儲器主存儲器控制存儲器控制存儲器CM微命令微命令地址譯碼器地址譯碼器地址譯碼地址譯碼機器指令級機器指令級微指令級微指令級 微地址微地址 形成部件形成部件順序邏輯順序邏輯CMAR地址譯碼地址譯碼控制存儲器控制存儲器標志標志CLK下地址下地址CMDR至至 CPU 內部和系統(tǒng)總線的控制信號內部和系統(tǒng)總線的控制信號 OPIR操作控制操作控制順序控制順序控制微指令基本格式微指令基本格式三

47、、微程序控制器的基本原理三、微程序控制器的基本原理1 1控制信號控制信號2. 2. 控制信號的產(chǎn)生控制信號的產(chǎn)生 微指令最簡單的組成形式：微指令最簡單的組成形式： 將每個控制信號用一個控制將每個控制信號用一個控制位來表示，當該位為位來表示，當該位為“1”1”時，時，定義為有控制信號，當該位定義為有控制信號，當該位為為“0”0”時，沒有控制信號。時，沒有控制信號。控制存儲器容量為控制存儲器容量為4K4K字，字，則每條微指令還需要則每條微指令還需要1212位位來表示下址。來表示下址?？刂拼鎯ζ骺刂拼鎯ζ鞯娜萘咳Q于實現(xiàn)指令系的容量取決于實現(xiàn)指令系統(tǒng)所需的微程序長度。統(tǒng)所需的微程序長度。下地址下地址

48、控制信號控制信號操作控制操作控制 下圖為加法指令的四條微指令編碼，圖為加法指令的四條微指令編碼，每一小格每一小格表示一位表示一位( (二進制二進制) )，空格表示，空格表示0 0，第，第2424位到第位到第3535位為下址。位為下址。假設四條微指令的地址如下：假設四條微指令的地址如下：取指微指令：取指微指令：1000Q1000Q計算有效地址微指令：計算有效地址微指令：1001Q1001Q取數(shù)微指令：取數(shù)微指令：1002Q1002Q計算并存數(shù)微指令：計算并存數(shù)微指令： 1003Q1003Q(1)(1)取指微指令取指微指令 指令地址送地址總線：指令地址送地址總線：PCAB(1)PCAB(1) 發(fā)訪

49、存控制命令，發(fā)訪存控制命令，ADS(21)ADS(21)，M MIO=1(22)IO=1(22)， W WR=0(23)R=0(23)。從存儲器取指令送數(shù)據(jù)總線從存儲器取指令送數(shù)據(jù)總線。 指令送指令寄存器：指令送指令寄存器：DBIR(5)DBIR(5) 程序計數(shù)器程序計數(shù)器+1+1：PCPC十十1(3)1(3)(2)(2)計算地址微指令計算地址微指令 取兩個源操作數(shù)取兩個源操作數(shù)( (計算地址用計算地址用) )： rslGR(8)rslGR(8)，(rsl) ALU(10)(rsl) ALU(10)，dispALU(4)dispALU(4)。 加法運算：加法運算：“+”(13)+”(13)。

50、有效地址送地址寄存器：有效地址送地址寄存器：ALUAR(19)ALUAR(19)。 (3)(3)取數(shù)微指令取數(shù)微指令 數(shù)據(jù)地址送地址總線：數(shù)據(jù)地址送地址總線：ARAB(20)ARAB(20)。 發(fā)訪存控制命令：發(fā)訪存控制命令：ADS(21)ADS(21)，M MIO(22)IO(22)，W WR(23)R(23)。由存儲器將數(shù)據(jù)送數(shù)據(jù)總線由存儲器將數(shù)據(jù)送數(shù)據(jù)總線DBDB。 數(shù)據(jù)送數(shù)據(jù)寄存器：數(shù)據(jù)送數(shù)據(jù)寄存器：DBDR(6)DBDR(6)(4)(4)加法運算和送結果微指令加法運算和送結果微指令 兩源操作數(shù)送兩源操作數(shù)送ALUALU：rsGR(9)rsGR(9)，(rs) ALU(11)(rs)

51、ALU(11)；DRALU(12)DRALU(12)。 加法運算：加法運算：“+”(13)+”(13) 送結果：送結果：ALUGR(17)3.微程序的流程圖表示微程序的流程圖表示方框：方框：表示微表示微指令指令右下角的右下角的數(shù)字：表數(shù)字：表示下址示下址上方的數(shù)字：微指令上方的數(shù)字：微指令的地址的地址 微地址微地址 形成部件形成部件順序邏輯順序邏輯CMAR地址譯碼地址譯碼控制存儲器控制存儲器標志標志CLK下地址下地址CMDR至至 CPU 內部和系統(tǒng)總線的控制信號內部和系統(tǒng)總線的控制信號 OPIR操作控制操作控制順序控制順序控制微指令基本格式微指令基本格式4 4、微程序控制器的基本框圖、微程序控

52、制器的基本框圖5、工作原理工作原理控存控存M+1MM+2P+1QQ+2PP+2Q+1取指周期取指周期 微程序微程序對應對應 LDA 操操作的微程序作的微程序對應對應 ADD 操操作的微程序作的微程序Q+1Q+2MM+1M+2P+1P+2M對應對應 STA 操操作的微程序作的微程序K+1K+2MKK+2K+1LDA XADD YSTA Z主存主存用戶程序用戶程序(1) 取指階段取指階段M CMARCM ( CMAR ) CMDR由由 CMDR 發(fā)命令發(fā)命令形成下條微指令地址形成下條微指令地址Ad (CMDR ) CMARCM (CMAR ) CMDR由由 CMDR 發(fā)命令發(fā)命令Ad (CMDR

53、) CMARCM (CMAR ) CMDR由由 CMDR 發(fā)命令發(fā)命令M + + 1M + + 2PC MAR1 RM ( MAR ) MDR( PC ) + + 1 PCMDR IR0 0 1 0 0 0 0M + + 21 0 0 0 0 1M+ +1M0 1 0 0 1 0M+ +2M + + 1形成下條微指令地址形成下條微指令地址執(zhí)行取指微程序執(zhí)行取指微程序5、工作原理工作原理(2) 執(zhí)行階段執(zhí)行階段CM ( CMAR ) CMDR由由 CMDR 發(fā)命令發(fā)命令Ad (CMDR ) CMARCM (CMAR ) CMDR由由 CMDR 發(fā)命令發(fā)命令Ad (CMDR ) CMARCM (C

54、MAR ) CMDR由由 CMDR 發(fā)命令發(fā)命令OP ( IR ) 微地址形成部件微地址形成部件 CMAR( P CMAR )Ad (CMDR ) CMARAd ( IR ) MAR1 RM ( MAR ) MDRMDR AC0 0 0 0 0 0 1 0P + + 2 M執(zhí)行執(zhí)行 LDA 微程序微程序 形成下條微指令地址形成下條微指令地址 P + + 1形成下條微指令地址形成下條微指令地址 P + + 2形成下條微指令地址形成下條微指令地址 M( M CMAR )0 1 0 0 0P+ +2P + + 10 0 0 1 0 0 1P+ +1P(3) 取指階段取指階段CM ( CMAR ) C

55、MDR由由 CMDR 發(fā)命令發(fā)命令M CMAR PC MAR1 R1 0 0 0 0 1M+ +1M全部微指令存在全部微指令存在 CM 中中，程序執(zhí)行過程中，程序執(zhí)行過程中 只需讀出只需讀出關鍵關鍵 微指令的微指令的 操作控制字段如何形成微操作命令操作控制字段如何形成微操作命令 微指令的微指令的 后繼地址如何形成后繼地址如何形成執(zhí)行取指微程序執(zhí)行取指微程序5.4 微程序控制器的基本工作原理微程序控制器的基本工作原理 四、機器周期與微指令周期的關系四、機器周期與微指令周期的關系微指令周期機器周期微指令周期機器周期T1T2T3T4T1T2T3T4機器周期機器周期機器周期機器周期執(zhí)行微指令執(zhí)行微指令

56、微指令周期微指令周期讀微讀微指令指令三、微程序控制器的基本原理三、微程序控制器的基本原理5.4 微程序控制器的基本工作原理微程序控制器的基本工作原理 6、微程序舉例微程序舉例例：十進制加法例：十進制加法PCPCARARABUSABUSDBUSDBUSDRDRIR,PC+1IR,PC+1R1+R2R1+R2R2R2P2P2R2+R3R2+R3R2R2R2-R3R2-R3R2R2P1P1Cy=1Cy=100000000000000001010101010011001000000000001000100000000R1R2R3123468975DRXYCy+-M1234567891011121314

57、151617181920212223操作控制操作控制順序控制順序控制LDR1LDR2LDR3R1XR1YR2XR2YDRXR3YMRDLDDRLDIRLDARLDIRLDARPC+1P1P2直接地址直接地址6、微程序舉例微程序舉例操作碼的判操作碼的判別測試別測試Cy的判別的判別測試測試PCPCARARABUSABUSDBUSDBUSDRDRIR,PC+1IR,PC+1R1+R2R1+R2R2R2P2P2R2+R3R2+R3R2R2P1P1Cy=1Cy=10000000000000000101010101001100100000000000100010 00 00 00 00 00 00 00

58、00 00 0 0 00 01 11 11 11 11 11 10 00 00 00 00 01234567891011121314151617181920212223LDR1LDR2LDR3R1XR1YR2XR2YDRXR3YMRDLDDRLDIRLDARLDIRLDARPC+1P1P2直接地址直接地址6、微程序舉例微程序舉例PCPCARARABUSABUSDBUSDBUSDRDRIR,PC+1IR,PC+1R1+R2R1+R2R2R2P2P2R2+R3R2+R3R2R2R2-R3R2-R3R2R2P1P1Cy=1Cy=100000000000000001010101010011001000

59、000000001000100000000010100100100000000010011234567891011121314151617181920212223LDR1LDR2LDR3R1XR1YR2XR2YDRXR3YMRDLDDRLDIRLDARLDIRLDARPC+1P1P2直接地址直接地址6、微程序舉例微程序舉例PCPCARARABUSABUSDBUSDBUSDRDRIR,PC+1IR,PC+1R1+R2R1+R2R2R2P2P2R2+R3R2+R3R2R2R2-R3R2-R3R2R2P1P1Cy=1Cy=100000000000000001010101010011001000000

60、000001000100000000010001001100000000100001234567891011121314151617181920212223LDR1LDR2LDR3R1XR1YR2XR2YDRXR3YMRDLDDRLDIRLDARLDIRLDARPC+1P1P2直接地址直接地址6、微程序舉例微程序舉例PCPCARARABUSABUSDBUSDBUSDRDRIR,PC+1IR,PC+1R1+R2R1+R2R2R2P2P2R2+R3R2+R3R2R2R2-R3R2-R3R2R2P1P1Cy=1Cy=100000000000000001010101010011001000000000