ARM微處理器硬件結(jié)構(gòu)(1)ppt課件

1、 第二章 ARM微處置器硬件構(gòu)造 本章主要內(nèi)容：計算機體系構(gòu)造分類ARM版本及系列ARM處置器構(gòu)造存儲系統(tǒng)機制1. 計算機體系構(gòu)造1.馮諾依曼構(gòu)造2. 計算機體系構(gòu)造2. 哈佛體系構(gòu)造 3. ARM簡介 ARMAdvanced RISC Machines系列微處置器，采用的ARM技術(shù)知識產(chǎn)權(quán)IP核都是由ARM公司提供的。 ARM公司本身不消費芯片，轉(zhuǎn)讓設(shè)計答應(yīng)，由協(xié)作公司消費各具特征的芯片。 ARM32位體系構(gòu)造目前被公以為是嵌入式運用領(lǐng)域領(lǐng)先的32位嵌入式RISC微處置器構(gòu)造。從版本1到版本6，ARM體系的指令集功能不斷擴展。 4. ARM版本 1V1版架構(gòu) 該版架構(gòu)只在原型機ARM1出現(xiàn)過

2、，沒有用于商業(yè)產(chǎn)品。其根本性能有: 根本的數(shù)據(jù)處置指令無乘法； 基于字節(jié)、半字和字的Load/Store指令; 轉(zhuǎn)移指令，包括子程序調(diào)用及鏈接指令； 供操作系統(tǒng)運用的軟件中斷指令SWI； 尋址空間：64MB226。 5. ARM版本2V2版架構(gòu) 該版架構(gòu)對V1版進展了擴展，例如ARM2和ARM3V2a架構(gòu)，版本2a是版本2的變種，ARM3芯片采用了版本2a。V2版架構(gòu)與版本V1相比，添加了以下功能：乘法和乘加指令；支持協(xié)處置器操作指令；快速中斷方式；SWP/SWPB的最根本存儲器與存放器交換指令;尋址空間：64MB。 6. ARM版本3V3版架構(gòu) V3版架構(gòu)對ARM體系構(gòu)造作了較大的改動： 尋

3、址空間增至32位4GB； 當前程序形狀信息從原來的R15存放器移到當前程序形狀存放器CPSR中Current Program Status Register; 添加了程序形狀保管存放器SPSRSaved Program Status Register； 添加了中止Abort和未定義2種處置器方式； 添加了MRS/MSR指令，以訪問新增的CPSR/SPSR存放器； 添加了從異常處置前往的指令功能。7. ARM版本4V4版架構(gòu) V4版架構(gòu)在V3版上作了進一步擴展，V4版架構(gòu)是目前運用最廣的ARM體系構(gòu)造，ARM7、ARM8、ARM9和StrongARM都采用該架構(gòu)。指令集中添加了以下功能： 符號化

4、和非符號化半字及符號化字節(jié)的存/取指令； 添加了16位Thumb指令集； 完善了軟件中斷SWI指令的功能； 處置器系統(tǒng)方式引進特權(quán)方式時運用用戶存放器操作; 把一些未運用的指令空間捕獲為未定義指令。8. ARM版本5V5版架構(gòu) V5版架構(gòu)是在V4版根底上添加了一些新的指令，ARM10和Xscale都采用該版架構(gòu)。這些新增命令有： 帶有鏈接和交換的轉(zhuǎn)移BLX指令； 計數(shù)前導(dǎo)零CLZ指令； BRK中斷指令； 添加了數(shù)字信號處置指令V5TE版； 為協(xié)處置器添加更多可選擇的指令。9. ARM版本6V6版架構(gòu) V6版架構(gòu)是2001年發(fā)布的，首先在2002年春季發(fā)布的ARM11處置器中運用。此架構(gòu)在V5版

5、根底上添加了以下功能： THUMBTM：35%代碼緊縮； DSP擴展：高性能定點DSP功能； JazelleTM：Jova性能優(yōu)化，可提高8倍； Media擴展：音/視頻性能優(yōu)化，可提高4倍。10. ARM處置器系列ARM7系列ARM9系列ARM9E系列ARM10E系列SecurCore系列Inter的XscaleInter的StrongARM11. ARM處置器構(gòu)造從一下四個方面引見：ARM和Thumb形狀 RISC技術(shù)流水線技術(shù)超標量執(zhí)行 12. ARM和Thumb形狀 V4版以后有：32位ARM指令集16位Thumb指令集，功能是ARM指令集的功能子集。ARM7TDMI核以后，T變種的A

6、RM微處置器有兩種任務(wù)形狀：ARM形狀Thumb形狀。13. ARM與Thumb形狀轉(zhuǎn)換 在程序的執(zhí)行過程中，微處置器可以隨時在兩種任務(wù)形狀之間切換，并且該轉(zhuǎn)變不影響處置器的任務(wù)方式和相應(yīng)存放器中的內(nèi)容。 進入Thumb形狀：當操作數(shù)存放器的形狀位位0為1時，執(zhí)行BX指令。 進入ARM形狀：當操作數(shù)存放器的形狀位位0為0時，執(zhí)行BX指令。14. RISC技術(shù) RISC體系構(gòu)造根本特點：大多數(shù)指令只需求執(zhí)行簡單和根本的功能，其執(zhí)行過程在一個機器周期內(nèi)完成。只保管加載/存儲指令。操作數(shù)由加載/存儲指令從存儲器取出放存放器內(nèi)操作。芯片邏輯不采用或少采用微碼技術(shù)，而采用硬布線邏輯。減少指令數(shù)和尋址方式

7、。 指令格式固定，指令譯碼簡化。優(yōu)化編譯。 15. RISC技術(shù)ARM體系構(gòu)造還采用了一些特別的技術(shù)：一切的指令都可根據(jù)前面的執(zhí)行結(jié)果斷定能否被執(zhí)行，提高了指令的執(zhí)行效率?？捎肔oad/Store指令批量傳輸數(shù)據(jù)，以提高數(shù)據(jù)的傳輸效率。可在一條數(shù)據(jù)處置指令中同時完成邏輯處置和移位處置。16. 流水線技術(shù)1ARM的3級流水線 17. 流水線技術(shù)多周期ARM指令的3級流水線操作 18. 流水線技術(shù)2ARM的流水線設(shè)計問題 1縮短程序執(zhí)行時間: 提高時鐘頻率fclk減少每條指令的平均時鐘周期數(shù)CPI 2處理流水線相關(guān):構(gòu)造相關(guān) 數(shù)據(jù)相關(guān) 控制相關(guān) 19. 流水線技術(shù)3ARM的5級流水線 ARM9和S

8、trongARM架構(gòu)都采用了5級流水線.添加了I-Cache和D-Cache，把存儲器的取指與數(shù)據(jù)存取分開；添加了數(shù)據(jù)寫回的專門通路和存放器； 把指令的執(zhí)行過程分割為5部分: 取指-指令譯碼-執(zhí)行-數(shù)據(jù)緩存-寫回 20. 超標量執(zhí)行 經(jīng)過反復(fù)設(shè)置多套指令執(zhí)行部件，同時處置并完成多條指令，實現(xiàn)并行操作，來到達提高處置速度的目的。一切ARM內(nèi)核，包括流行的ARM7、ARM9和ARM11等，都是單周期指令機。ARM公司下一代處置器將是每周期能處置多重指令的超標量機。但是：超標量處置器在執(zhí)行的過程中必需動態(tài)地檢查指令相關(guān)性假設(shè)代碼中有分支指令；我們必需將分支被執(zhí)行和分支不被執(zhí)行這兩種情況分開思索計算執(zhí)

9、行時間幾乎是不能夠的；計算執(zhí)行時間幾乎是不能夠的。 21. 存儲器部件的分類 按在系統(tǒng)中的位置分類： “主存儲器(Main Memory, 簡稱內(nèi)存或主存) “輔助存儲器(Auxiliary Memory,Secondary Memory,簡稱輔存或外存) 按存儲介質(zhì)分類：磁存儲器(Magnetic Memory)，半導(dǎo)體集成電路存儲器(通常稱為半導(dǎo)體存儲器)，光存儲器(Optical Memory)，激光光盤存儲器(Laser Optical Disk)按信息存取方式分類：隨機存取存儲器RAM只讀存儲器ROM 22. 存儲器的組織和構(gòu)造 嵌入式存儲器普通采用存儲密度較大的存儲器芯片，典型的嵌

10、入式存儲器系統(tǒng)由ROM、RAM、EPROM等組成。 23. 常用的存儲器隨機存儲器RAM 靜態(tài)隨機存儲器SRAM動態(tài)隨機存儲器DRAM 只讀存儲器ROM，它在嵌入式系統(tǒng)中非常有用，由于許多代碼或數(shù)據(jù)不隨時間改動。 工廠編程的只讀存儲器現(xiàn)場可編程只讀存儲器 24. 存儲器的性能 大容量、高速度、低價錢是評價存儲器性能的三個主要目的，也是存儲體系設(shè)計的主要目的。 容量：SwWlm。其中W為存儲體的字長(單位為位或字節(jié))，l為單個存儲體的字數(shù)，m為并行任務(wù)的存儲體個數(shù)。 速度：m個存儲體并行任務(wù)時，可到達的最大頻率寬度為BmWmTM 。其中TM是延續(xù)起動一個存儲器所必要的時間間隔，TMTA。Bm是延

11、續(xù)提供數(shù)據(jù)的速率。價錢：具有SM位的存儲器，每位價錢表示為c=CSm。其中C是總價錢。25. 存儲體系的組成單體單字存儲器單體多字存儲器 多體單字交叉存取存儲器多體多字交叉存取存儲器普通把這些能并行讀出多個CPU字的單體多字和多體單字及多體多字的交叉存取系統(tǒng)，統(tǒng)稱為并行主存系統(tǒng)。 26. 存儲體系的方式 (a)兩級存儲器層次構(gòu)造 (b)三級存儲器層次構(gòu)造 27. 總線構(gòu)造1.總線協(xié)議 :周圍期握手協(xié)議 28. 總線構(gòu)造2.總線讀寫 29. 總線構(gòu)造3總線的時序圖30. 總線構(gòu)造4直接內(nèi)存訪問DMA 31. 總線構(gòu)造5系統(tǒng)總線配置 多總線系統(tǒng)32. ARM存儲數(shù)據(jù)類型ARM處置器支持以下六種數(shù)據(jù)

12、類型： 8位有符號和無符號字節(jié)。16位有符號和無符號半字，以2字節(jié)的邊境對齊。32位有符號和無符號字，以4字節(jié)的邊境對齊。33. ARM存儲格式 大端存儲方式 小端存儲方式缺省34. 存儲器接口1.存儲周期的根本類型：空閑周期非順序周期順序周期協(xié)處置器存放器傳送周期 35. 存儲器接口2.ARM的總線接口信號分成4類(以ARM7TDMI為例闡明):時鐘和時鐘控制信號：MCLK、ECLK、nRESET、nWAIT。地址類信號：A31.0、nRW、MAS1.0、nOPC、nTRANS、LOCK、TBIT。存儲器懇求信號：nMREQ、SEQ。數(shù)據(jù)時序信號：D31.0、DIN31.0、DOUT31.0

13、、ABORT、BL3.0。36. 存儲器接口3. ARM的總線接口可以實現(xiàn)4種不同類型的總線周期。37. 高速緩沖存儲器1.分類：一致Cache VS 獨立的數(shù)據(jù)/程序Cache寫通cache VS 寫回cache讀操作分配cache VS 寫操作分配cache38. 高速緩沖存儲器2.任務(wù)原理:39. 高速緩沖存儲器3.地址映像和變換方式:全相聯(lián)地址映像和變換組相聯(lián)地址映像和變換直接映像和變換 40. 高速緩沖存儲器4.Cache的交換算法:輪轉(zhuǎn)法隨機交換算法 41. 存儲管理單元MMU1.在ARM系統(tǒng)中，存儲管理單元MMU主要完成任務(wù)：虛擬存儲空間到物理存儲空間的映射。在ARM中采用了頁式

14、虛擬存儲管理。存儲器訪問權(quán)限的控制。 設(shè)置虛擬存儲空間的緩沖的特性。42. 存儲管理單元MMU (1)2.存儲訪問過程使能MMU時存儲訪問過程 ：43. 存儲管理單元MMU (2)制止MMU時存儲訪問過程： 先要確定芯片能否支持cache和write buffer。假設(shè)芯片規(guī)定當制止MMU時制止cache和write buffer，那么存儲訪問將不思索C和B控制位。假設(shè)芯片規(guī)定當制止MMU時可以使能cache和write buffer，那么數(shù)據(jù)訪問時，C=0,B=0；指令讀取時，假設(shè)運用分開的TLB，那么C=1，假設(shè)運用一致的TLB，那么C=0。存儲訪問不進展權(quán)限控制，MMU也不會產(chǎn)生存儲訪問

15、中止信號。一切的物理地址和虛擬地址相等，即使用平板存儲方式。44. 存儲管理單元MMU (1)3. MMU中的地址變換過程:經(jīng)過兩級頁表實現(xiàn)。a)一級頁表中包含有以段為單位的地址變換條目以及指向二級頁表的指針。一級頁表是實現(xiàn)的地址映射粒度較大。以段為單位的地址變換過程只需求一級頁表。b)二級頁表中包含有以大頁和小頁為單位的地址變換條目。有一種類型的二級頁表還包含有以極小頁為單位的地址變換條目。以頁為單位的地址變換過程需求二級頁表。 45. 存儲管理單元MMU (2)一級頁表的地址變換過程 :46. 存儲管理單元MMU (1)4.一級描畫符: 從頁表中得到的相應(yīng)地址變換條目稱為一級描畫符。它定義

16、了與之相應(yīng)的1M存儲空間是如何映射的。一級描畫符的位1:0定義了該一級描畫符的類型，共有4種格式的一級描畫符： 47. 存儲管理單元MMU (2)1)粗粒度頁表描畫符：當一級描畫符的位1.0為0b010b代表二進制時，該一級描畫符中包含了粗粒度的二級頁表的物理地址，這種一級描畫符稱為粗粒度頁表描畫符。它的格式和各個字段的含義如下： 48. 存儲管理單元MMU (3)由粗粒度頁表描畫符獲取二級描畫符的過程 ：49. 存儲管理單元MMU (4)2段描畫符：當一級描畫符的位1:0為0b10時，該一級描畫符為段描畫符，它的格式和各個字段的含義如下：50. 存儲管理單元MMU (5)基于段的地址變換過程

17、 ：51. 存儲管理單元MMU (6)3細粒度頁表描畫符：當一級描畫符的位1:0為0b11時，該一級描畫符中包含了細粒度的二級頁表的物理地址，稱為細粒度頁表描畫符。它的格式和各個字段的含義如下：52. 存儲管理單元MMU (7)由細粒度頁表描畫符獲取二級描畫符的過程 53. 存儲管理單元MMU 5.MMU中的存儲訪問權(quán)限控制54. 存儲管理單元MMU 6. MMU中的域Domain MMU中的域指的是一些段、大頁或者小頁的集合。ARM支持最多16個域，每個域的訪問控制特性都是由CP15中的存放器C3中的兩位來控制的。這兩位的字段編碼和含義： 55. 存儲管理單元MMU 7.快速上下文切換技術(shù) 快速上下文切換技術(shù)FCSEFast C