通信報告--FSK編碼實驗

1、精選優(yōu)質(zhì)文檔-傾情為你奉上精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)專心-專注-專業(yè)精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)FSK編碼實驗實驗目的1、掌握FSK調(diào)制和解調(diào)原理；2、熟悉2FSK相干解調(diào)和非相干解調(diào)的波形、頻譜和框圖；3、學會Verilog編程產(chǎn)生正弦波、雙通道正交波形；4、在芯片altera Cyclone II上用Verilog編程實現(xiàn)FSK調(diào)制實驗儀器1、JH5001()通信原理基礎實驗箱 一臺2、20MHz雙蹤示波器 一臺實驗原理1、目前較常用產(chǎn)生FSK信號的方法是，首先產(chǎn)生FSK基帶信號，利用基帶信號對單一載波振蕩器進行頻率調(diào)制。因此，F(xiàn)SK可表示如下：其中，大致波形

2、如下圖所示：2、實驗原理框圖Q(n)m(t)，得到，3、正交調(diào)制，是恒包絡，幅度不變?yōu)?。若不采用正交調(diào)制，只用一路信號調(diào)制，則出現(xiàn)雙邊帶情況。采用正弦波、余弦波得到的頻譜是單邊帶，如下： + 單邊帶的帶寬為。程序設計電路分析：根據(jù)原理圖所示，若，當調(diào)制信號為1時，開關(guān)打到上邊，此時相鄰采樣點相位相差：，當調(diào)制信號為0時，開關(guān)打到下邊，相鄰采樣點相位差，采用連續(xù)相位調(diào)制，故需要對相位進行求和（積分）。即有：，此后調(diào)制信號經(jīng)過D/A轉(zhuǎn)換，并經(jīng)過低通濾波器輸出?？梢栽賂Pi03口觀察A通道調(diào)制輸出，TPi04口觀察B通道調(diào)制輸出。此時，A、B通道輸出再經(jīng)過正交調(diào)制，于TPk03口輸出。由于正交調(diào)制

3、信號為單邊帶信號，在傳輸時能節(jié)省一半帶寬，故較實用、經(jīng)濟。編程思路：首先，需要產(chǎn)生8kbps的M序列，采樣頻率256kHz，因此需要將14.336MHz的時鐘頻率經(jīng)過分頻，分別產(chǎn)生256kHz（spab）及8kHz（clk_m）的時鐘信號。每次采樣都需要輸出，因此需要2倍于采樣頻率的時鐘作為D/A轉(zhuǎn)換器的信號輸入clk_out。（1）產(chǎn)生正弦波要要產(chǎn)生32kHz與16kHz正弦波信號，一個周期內(nèi)，256kHz采樣信號需分別采樣8點與16點。對sin函數(shù)進行PAM采樣（假設周期為），再進行8bit編碼，若，則，可建立如下表格：n0123456S由于寄存器存放數(shù)據(jù)類型為正整數(shù)，故需要將（-1,1）

4、的值進行量化處理，+1變?yōu)榉秦摂?shù)，乘上127，以擴展到8位寄存器，范圍（0,255）。Matlab計算一周期內(nèi)的16點信號： x=1:16;y=round(sin(pi/8*x)+1)*127);運行結(jié)果如下：A = 176 217 244 254 244 217 176 127 78 37 10 0 10 37 78 127將以上各數(shù)據(jù)制表以供查詢。采樣的時候固定采樣時鐘不變，當調(diào)制信號為傳號“1”時，每次時鐘上升沿到來，采樣值遍歷表中數(shù)據(jù)；當調(diào)制信號為空號“0”時，每次時鐘上升沿到來，采樣值相隔一個取表中數(shù)據(jù)，這樣就實現(xiàn)了16kHz調(diào)制和32kHz調(diào)制：256kHz在1個信號周期內(nèi)輸出16

5、點，則信號f=256/16=16kHz，256kHz在2個信號周期內(nèi)輸出16點，則信號f=256/8=32kHz。（2）雙通道輸出的實現(xiàn)如圖為采樣信號和D/A轉(zhuǎn)換器的wr寫入端輸入信號示意圖：SpabClk_out當spab為高電平的時候，選擇A通道(sin信號)；當spab為低電平的時候，選擇B通道(cos信號)，這樣一個spab內(nèi)采樣了2個點，分別送給A、B通道，實現(xiàn)了雙通道輸出。B通道制表所有值比A通道提前4個（），這樣就實現(xiàn)了正交調(diào)制。（3）考慮相位差由于B通道比A通道落后一個clk_out時鐘，相位差增加，而B通道每次運算又是在A通道之后的一次，相位差減小，兩項疊加，剛好抵消，依然是

6、將B通道制表所有值比A通道提前4個實現(xiàn)相位差。實現(xiàn)正交。據(jù)以上分析得到如下的程序：程序清單：module FSK2(clk,m_out,wr,spab,Sig);input clk; /14.336MHz時鐘output wr; /ModDACLK讀寫管腳輸出output reg m_out; /m序列輸出output Sig; /正交調(diào)制信號輸出output reg spab; /ModDASPAB通道選擇管腳輸出reg7:0 Sig; /正交調(diào)制信號8位寄存器reg clk_wr; /中間分頻時鐘128kHzreg clk_out; /輸出時鐘256kHzreg clk_m; /m序列輸出

7、時鐘8kHzreg5:0 wr_cnt; /128kHz分頻寄存器reg4:0 out_cnt; /256kHz分頻寄存器reg3:0 count; /16次抽樣計數(shù)器reg9:0 m_cnt; /8kHz分頻寄存器reg3:0 m; /m序列寄存器/assign spab=0;/單通道時將其置0，wire類型assign wr=0;/采樣時鐘clk_wr=128kHzalways(posedge clk) begin if(wr_cnt=6d55) begin spab=spab; clk_wr=clk_wr; wr_cnt=6d0; end else wr_cnt=wr_cnt+6d1;

8、end /輸出時鐘clk_out=256kHzalways(posedge clk) begin if(out_cnt=5d27) begin clk_out=clk_out; out_cnt=5d0; end else out_cnt=out_cnt+5d1; end /m序列輸出時鐘8kHzalways (posedge clk)begin if(m_cnt=10d895) begin clk_m=clk_m; m_cnt=10d0; end else m_cnt=m_cnt+10d1;end/m序列產(chǎn)生always (posedge clk_m)begin if(m=4b0000) m=

9、4b1111; else begin m0=m0m3; m3:1=m2:0; m_out=m3; endendalways(negedge clk_out) begin if(m_out=0) count=count+4b0001;/空號0時頻率為16kHz else count=count+4b0010; /傳號1時頻率為32kHz if(spab=1)/通道選擇，與ModDASPAB管腳有關(guān) begin case(count)/查表得到sin正弦波 4b0000:Sig=8d176; 4b0001:Sig=8d217; 4b0010:Sig=8d244; 4b0011:Sig=8d254;

10、 4b0100:Sig=8d244; 4b0101:Sig=8d217; 4b0110:Sig=8d176; 4b0111:Sig=8d127; 4b1000:Sig=8d78; 4b1001:Sig=8d37; 4b1010:Sig=8d10; 4b1011:Sig=8d0; 4b1100:Sig=8d10; 4b1101:Sig=8d37; 4b1110:Sig=8d78; 4b1111:Sig=8d127; default:Sig=8d0; endcase end else begin case(count)/查表得到cos余弦波，偏移pi/16后 4b0000:Sig=8d233; 4

11、b0001:Sig=8d198; 4b0010:Sig=8d152; 4b0011:Sig=8d102; 4b0100:Sig=8d56; 4b0101:Sig=8d21; 4b0110:Sig=8d2; 4b0111:Sig=8d2; 4b1000:Sig=8d21; 4b1001:Sig=8d56; 4b1010:Sig=8d102; 4b1011:Sig=8d152; 4b1100:Sig=8d198; 4b1101:Sig=8d233; 4b1110:Sig=8d252; 4b1111:Sig=8d252; default:Sig=8d0; endcase end end endmod

12、ule實驗過程記錄與分析1、產(chǎn)生正弦信號現(xiàn)象：圖1 8kHz正弦信號波形 圖2 8kHz正弦信號頻譜分析：對128kHz進行16次采樣得到的采樣點，經(jīng)過芯片AD7528變成模擬信號輸出，并經(jīng)過低通濾波器得到8kHz正弦信號，從它的頻譜圖中可以清晰地看到只有8kHz一種頻率，說明產(chǎn)生的正弦信號很純。如果減少采樣點，比如說只進行4次，那么并不能很好的恢復出原始的正弦波信號。同時，還需考慮到低通濾波器的截止頻率，本實驗中硬件電路部分的低通濾波器截止頻率是56kHz，要獲得8kHz的正弦波，則采樣頻率必須大于56kHz-8kHz=48kHz。2、產(chǎn)生完全正交的兩路信號現(xiàn)象： 圖3 正弦和余弦信號 圖4

13、 李沙育圖形(非正交) 圖5 改進相位后正、余弦 圖6 李沙育圖形(正交)分析：為了產(chǎn)生8kHz的正交的正弦波和余弦波，要考慮到A/B通道之間的相位差，由于是對128kHz進行的16次抽樣，故A/B通道相位差為1/2*2pi/16= pi/16，對cos信號進行pi/16的左移即可。抽樣點如下表所示：count下一個countA通道B通道(相移前后)0000000117600010010217198001000112440011010012710201000101244010101103721011001111760111100002100010017810011010375610101011

14、1010111100127152110011011011011110217233111011117811110000254252由此實現(xiàn)了正交。3、整體仿真波形現(xiàn)象：圖7(1) 抽樣與輸出時鐘圖7(2) m序列及其抽樣分析：從圖7(1)中可以看出，輸出時鐘和抽樣時鐘之間的關(guān)系，輸出時鐘clk_out是256kHz，spab是128kHz，spab是A/B通道的選通時鐘，在一個spab時鐘內(nèi)可以有兩個clk_out，也就是說可以將正弦、余弦相間隔抽樣。從圖7(2)中可以清晰地觀察到m序列，以及選通抽樣時鐘spab和輸出時鐘clk_out之間的關(guān)系，一個碼元對應著8次抽樣。4、m序列的FSK調(diào)制波

15、形現(xiàn)象：圖8 m序列與其FSK調(diào)制波形分析：圖8中可以對應觀察m序列和FSK調(diào)制波形。理論上m序列輸出時鐘是8kHz，傳號頻率是32kHz，空號頻率是16kHz。觀察上圖，當m序列碼元為“0”時，一個碼元對應了兩周期的正弦波，而當m序列碼元為“1”時，一個碼元對應了四周期的正弦波，滿足這其中的比例關(guān)系。與此同時，可以觀察到在考慮了相位之間的差值之后，F(xiàn)SK調(diào)制所采用的不同頻率和，波形連續(xù)。5、相位調(diào)制前后李沙育圖形現(xiàn)象：圖9 相位微調(diào)前的李沙育圖 圖10 相位調(diào)整后的李沙育圖分析：以上兩圖是未考慮相位差之前和之后分別得到的李沙育圖，明顯看出后者正交。波形失真很小。在李沙育圖上得到了較正的圓，說明最后的調(diào)制頻譜呈單邊帶。仔細地可觀察到，圓形有些許重影，這是因為經(jīng)過低通濾波器16kHz和32kHz的波形幅值不一樣。實驗心得我從本次實驗中學習并掌握了FSK調(diào)制和解調(diào)原理，認識并分析了2FSK相干解調(diào)和非相干解調(diào)的波形、頻譜和框圖，并且通過實際的Verilog編程操作產(chǎn)生正弦波、雙通道正交波形，并最終實現(xiàn)FSK調(diào)制。在實驗中有一些難點，比如，在以m序列為開關(guān)選擇還是時，由于這兩個頻率的不同源，很可能產(chǎn)生相位不連續(xù)的問