雙通道數(shù)據(jù)傳輸PXI總線接口控制程序設(shè)計(jì)與實(shí)現(xiàn)

1、雙通道數(shù)據(jù)傳輸PXI總線接口控制程序設(shè)計(jì)與實(shí)現(xiàn)摘要:PXI總線是NI公司在計(jì)算機(jī)外設(shè)總線PCI的基礎(chǔ)上實(shí)現(xiàn)的新一代儀器總線，已經(jīng)成為業(yè)界開放式總線的標(biāo)準(zhǔn)。基于PXI總線的數(shù)字化儀器模塊是現(xiàn)代測試系統(tǒng)中重要的一種數(shù)據(jù)記錄與處理設(shè)備。本文將介紹一種基于PXI總線的雙通道信號解調(diào)板的PXI總線實(shí)時(shí)性傳輸?shù)脑O(shè)計(jì)方案，并同時(shí)利用PXI的局部總線傳輸同步時(shí)鐘數(shù)據(jù)到相鄰插槽的解碼板進(jìn)行解碼處理。為此后PXI總線多通道實(shí)時(shí)傳輸設(shè)計(jì)和局部總線應(yīng)用提供了寶貴的經(jīng)驗(yàn)。關(guān)鍵詞:PXI總線雙通道實(shí)時(shí)DesignmentandRealizationofthecontrollerforDual-channeldatatra

2、nsfersbasedonPXIbusAbstract:PXIbusisanewgenerationofinstrumentbusdeveloponthebasisofthePCIbusbyNIcompany,whichhasbecometheopenindustrystandardonbus.DigitalinstrumentbasedPXIbusisanimportantdatarecordingandprocessingequipmentonmoderntestsystem.Thisarticleintroducesaprojectaboutareal-timedualchannelda

3、tatransfersbasedonPXIbus,whileusingPXIlocalbusachievesynchronousclockdatatransfertotheadjacentslot,wherethedatafinishesthedecodingprocess.Thiscanprovidesavaluableexperieneeonmulti-channelreal-timetransmissiondesignandlocalbusapplicationsonPXIbus.KeyWords:PXIbus;Dualchannel;Real-time國外的儀器儀表領(lǐng)域的大公司均已開發(fā)

4、出相應(yīng)的PXI模塊和系統(tǒng)。如NI公司PXI產(chǎn)品已進(jìn)入推廣應(yīng)用的階段，NI公司目前已生產(chǎn)5大類幾十種高性能的PXI產(chǎn)品，其中的系統(tǒng)控制器模板是嵌入式奔騰計(jì)算機(jī)，帶標(biāo)準(zhǔn)接口、軟硬磁盤和視頻接口，也可帶GPIB、網(wǎng)絡(luò)和串行接口），還有不同型號的機(jī)箱。此外，還有高精度實(shí)時(shí)圖像采集模板、多功能數(shù)據(jù)采集模板、GPIB接口模板、VXI和VME接口模板、100MB/S的網(wǎng)絡(luò)接口模板和40MB/S的SCSI接口模板。我國相關(guān)領(lǐng)域也已經(jīng)開始向PXI系統(tǒng)進(jìn)行研制與開發(fā)，哈工大最近完成了PXI控制器和機(jī)箱及一批PXI模塊的研究，一些單位已生產(chǎn)出符合PXI規(guī)范的部分產(chǎn)品。國內(nèi)的測試領(lǐng)域也已開始形成PXI總線市場。在此基

5、礎(chǔ)上，本公司開始研制基于PXI總線的測試系統(tǒng)，其中對包括解調(diào)、解碼、數(shù)據(jù)采集等功能單元進(jìn)行了PXI總線接口設(shè)計(jì),已掌握了相關(guān)技術(shù)。1相關(guān)技術(shù)及發(fā)展現(xiàn)狀目前基于PCI總線的軟硬件均可應(yīng)用于PXI系統(tǒng)中，從而使PXI系統(tǒng)具有良好的兼容性。PXI還有高度的可擴(kuò)展性，它有8個(gè)擴(kuò)展槽,而臺式PCI系統(tǒng)只有3至4個(gè)擴(kuò)展槽。PXI系統(tǒng)通過使用PCI-PCI橋接器,可擴(kuò)展到256個(gè)擴(kuò)展槽。PXI總線的傳輸速率已經(jīng)達(dá)到132Mbit/s（最高為500Mbit/s）,是目前已經(jīng)發(fā)布的最高傳輸速率。因此基于PXI總線的儀器硬件會得到越來越廣泛的應(yīng)用1。PXI規(guī)范的電氣性能許多儀器應(yīng)用場合需要而ISA總線、PCI總線

6、或CompactPCI背板總線所沒有的系統(tǒng)定時(shí)能力，PXI總線通過增加專門的系統(tǒng)參考時(shí)鐘、觸發(fā)總線、星形觸發(fā)線和模塊間的局部總線來滿足高精度定時(shí)、同步與數(shù)據(jù)通信要求。PXI不僅在保持PCI總線所有優(yōu)點(diǎn)的前提下增加了這些儀器特性，而且可以比臺式PCI計(jì)算機(jī)多提供三個(gè)儀器插槽,使單個(gè)PXI總線機(jī)箱的儀器模塊插槽總數(shù)達(dá)到7個(gè)。1.2局部總線PXI局部總線是每個(gè)儀器模塊插槽與左右鄰槽相連的鏈狀總線。該局部總線具有13線的數(shù)據(jù)寬度,可用于在模塊之間傳遞模擬信號,也可以進(jìn)行高速邊帶通訊而不影響PCI總線的帶寬。局部總線信號的分布范圍包括從高速TTL信號到高達(dá)42V的模擬信號。課題中將采用PXI局部總線傳輸

7、解調(diào)解擾后的圖像數(shù)據(jù)壓縮碼流到相鄰插槽的信源解碼系統(tǒng)進(jìn)行圖像數(shù)據(jù)的解碼。2功能及性能需求解調(diào)卡的PXI接口程序應(yīng)完成以下兩項(xiàng)主要功能將解調(diào)后產(chǎn)生的兩路同步串行數(shù)據(jù)發(fā)送到相鄰PXI插槽的解碼卡進(jìn)行后續(xù)的解碼處理。將待解碼的同步串行數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換，以數(shù)據(jù)包的形式，按照規(guī)定的協(xié)議發(fā)送到PXI總線上，進(jìn)而通過工控機(jī)的網(wǎng)卡，經(jīng)網(wǎng)線傳送到上位機(jī)(PC機(jī))進(jìn)行軟解碼處理。要求實(shí)時(shí)性、無誤碼傳輸兩路待解碼數(shù)據(jù)。3PXI接口控制程序設(shè)計(jì)與實(shí)現(xiàn)3.1解調(diào)卡架構(gòu)設(shè)計(jì)解調(diào)系統(tǒng)FPGA與外部電路共有四個(gè)接口，分別是與兩路AD9215的8bit(取10位數(shù)據(jù)的高8位)數(shù)據(jù)輸入接口、向信源解碼板傳輸串行圖像壓縮數(shù)據(jù)碼流的

8、輸出接口、打包上傳圖像數(shù)據(jù)的輸出數(shù)據(jù)接口。兩路10MHz中頻信號輸入AD9215,模數(shù)轉(zhuǎn)換后的數(shù)字信號進(jìn)入FPGA,解擴(kuò)，解調(diào),解擾處理后，將兩路圖像數(shù)據(jù)以數(shù)據(jù)碼流形式通過54LVH244接口芯片沿PXI局部總線傳到左側(cè)插槽的信源解碼板，同時(shí)，這兩路圖像數(shù)據(jù)以數(shù)據(jù)包的形式通過PCI9054接口芯片傳到PXI總線上，進(jìn)而通過網(wǎng)絡(luò)上傳給上位機(jī)。雙通道解調(diào)PXI板卡與PXI機(jī)箱之間通過標(biāo)準(zhǔn)的J1,J2接插件進(jìn)行連接。J1是與PXI總線進(jìn)行信息交互,J2連接局部總線，與相鄰插槽的信源解碼板卡進(jìn)行信號傳輸。表1是局部總線接口信號表。PXI接口數(shù)據(jù)協(xié)議解調(diào)板的輸入是來自外部提供的中頻模擬信號，輸出是信號經(jīng)

9、解調(diào)、幀同步后串行輸出的圖像信息比特流和PXI標(biāo)準(zhǔn)格式數(shù)據(jù)包。因此,解調(diào)板的數(shù)據(jù)通信協(xié)議主要是指與信源解碼卡、PXI總線(至上位機(jī))之間的數(shù)據(jù)通信方式。FPGA將串行圖像壓縮數(shù)據(jù)碼流按照約定的格式經(jīng)機(jī)箱背板的局部總線傳送給左側(cè)插槽的信源解碼板。為同時(shí)適應(yīng)解調(diào)板工作模式切換的的要求，上位機(jī)通過網(wǎng)絡(luò)及下位機(jī)的PXI總線，將配置信息通過PXI接口控制程序下傳到解調(diào)板的FPGA中。數(shù)據(jù)要求如下。圖像數(shù)據(jù)流：幀頭+圖像數(shù)據(jù)。時(shí)鐘:兩種不同的時(shí)鐘速率。使能:時(shí)鐘每32個(gè)周期輸出一個(gè)單脈沖。使能信號與時(shí)鐘信號保持對應(yīng)關(guān)系，每隔32個(gè)時(shí)鐘周期，出一個(gè)脈寬為1個(gè)時(shí)鐘周期，電平為高電平的使能信號。同時(shí)解擾后的圖像

10、數(shù)據(jù)按照PXI標(biāo)準(zhǔn)數(shù)據(jù)包的格式打包傳到PXI總線,通過網(wǎng)絡(luò)上傳給上位機(jī)，根據(jù)定義好的協(xié)議進(jìn)行數(shù)據(jù)解包，以便軟解碼處理。數(shù)據(jù)要求如下。板卡局部數(shù)據(jù)線：傳輸圖像數(shù)據(jù)，板卡狀態(tài)數(shù)據(jù)，板卡配置數(shù)據(jù)等信息的標(biāo)準(zhǔn)格式數(shù)據(jù)包。板卡局部地址線：傳輸數(shù)據(jù)包對應(yīng)的地址信息。PCI特殊控制線：保證板卡本地總線和PXI總線完成信息交互。PXI接口程序設(shè)計(jì)PCI9054與FPGA的本地總線的設(shè)計(jì)本課題中PCI9054將采用由本地總線發(fā)出中斷，請求PC機(jī)啟動DMA傳輸?shù)哪Ｊ剑l(fā)起DMA傳輸。由本地總線將圖像壓縮數(shù)據(jù)實(shí)時(shí)上傳到PXI總線上，進(jìn)而通過網(wǎng)絡(luò)上傳到上位機(jī)進(jìn)行軟解碼處理；同時(shí)，在上位機(jī)有配置信息下傳到本地總線，在F

11、PGA解出配置信息后，配置解調(diào)主程序。數(shù)據(jù)接收發(fā)送模塊的細(xì)化模塊如圖1所示。設(shè)計(jì)中，因要上傳的圖像壓縮數(shù)據(jù)碼的波特率穩(wěn)定不變，單位上傳得數(shù)據(jù)量不變，因此采用由本地發(fā)起中斷,PC機(jī)開啟DMA傳輸?shù)姆绞?。具體實(shí)現(xiàn)是當(dāng)FIFO存儲數(shù)據(jù)達(dá)到一半的時(shí)候，產(chǎn)生中斷信號，觸發(fā)PC機(jī)啟動PCI9054芯片的DMA傳輸,將本地FIFO中的數(shù)據(jù)上傳。就雙通道數(shù)據(jù)來分析，通過計(jì)算，將原每幀的數(shù)據(jù)分解成幾個(gè)數(shù)據(jù)包打包后以每16位的寬度寫入FIFO。（因?yàn)橛袃陕返臄?shù)據(jù)，且PCI9054采用32位數(shù)據(jù)線上傳數(shù)據(jù)，所以設(shè)計(jì)為高16位傳輸?shù)谝宦返臄?shù)據(jù)包，低16位傳輸?shù)诙返臄?shù)據(jù)包。）兩路數(shù)據(jù)采用32位的FIFO。經(jīng)過計(jì)算約每

12、400ms觸發(fā)一次DMA傳輸，之前的數(shù)據(jù)將存在FIFO中,設(shè)計(jì)中采用了32K深度的FIFO,能夠滿足需求。332PXI局部總線的設(shè)計(jì)每一個(gè)總線片斷中，假若兩路插槽都存在，背板應(yīng)該可以將信號從表2的A欄中的PXI_LBR0:12發(fā)給所對應(yīng)的B欄PXI_LBL0:12。在設(shè)計(jì)中，利用PXI的局部總線傳送解調(diào)后的兩路串行數(shù)據(jù)，因?yàn)槊柯窋?shù)據(jù)都由三路信號組成：時(shí)鐘、數(shù)據(jù)和使能，兩路串行數(shù)據(jù)共有六路信號，同時(shí)考慮數(shù)據(jù)傳輸?shù)陌踩?，采用雙點(diǎn)雙線傳送串行數(shù)據(jù)，因此，本次設(shè)計(jì)利用了PXI局部總線的13路數(shù)據(jù)線中的12路。保證了傳送給左側(cè)插槽中的信源解碼板的串行數(shù)據(jù)，以便其實(shí)時(shí)地完成解碼功能。4硬件設(shè)計(jì)與實(shí)現(xiàn)PX

13、I接口硬件設(shè)計(jì)PXI接口數(shù)據(jù)的傳輸，采用的主要芯片是PLX公司的PCI9054。此接口電路包括J1和J2接插件,J1為與PCI9054芯片相連接，進(jìn)行PXI總線與板卡本地總線的信號交互；J2接插件為PXI局部總線上的數(shù)據(jù)交互的接口。PXI功能實(shí)現(xiàn)圖像壓縮數(shù)據(jù)經(jīng)過打包上傳給上位機(jī)。因FPGA內(nèi)上傳數(shù)據(jù)的FIFO采用32bit位寬，高16bit為第一路解調(diào)處理后的圖像壓縮數(shù)據(jù),低16bit為第二路圖像壓縮數(shù)據(jù)。數(shù)據(jù)包的結(jié)構(gòu)：第一路二頭標(biāo)示(eb90)+5a+0XXX+208bit(圖像數(shù)據(jù))+尾標(biāo)識(0111);第二路二頭標(biāo)示(eb90)+5a+1XXX+208bit(圖像數(shù)據(jù))+尾標(biāo)識(0111)。5結(jié)語及展望通過對PXI總線的研究，基于PXI總線的設(shè)計(jì)數(shù)據(jù)傳輸控制器的設(shè)計(jì),使我們掌握了PXI總線的數(shù)據(jù)收發(fā)方法和局部總線的使用方法。完成了硬件平臺的設(shè)計(jì)與實(shí)現(xiàn)，也進(jìn)行了一些分析設(shè)計(jì)與仿真，對本地總線與PXI總線間的