鎖相環(huán)課設(shè)報(bào)告_胡永泉

1、鎖相環(huán)大作業(yè)及課程設(shè)計(jì)報(bào)告 Multisim仿真報(bào)告基于LM565/NE565的鎖相調(diào)頻與鑒頻電路姓名： 胡永泉 班級(jí)： 卓越電子1201 學(xué)號(hào)： 120910122 指導(dǎo)老師： 葉建芳 東華大學(xué)信科學(xué)與技術(shù)學(xué)院通信與電子信息工程系目錄ContentsPart 1 原理介紹 LM565/NE565內(nèi)部電路原理 調(diào)頻鑒頻電路原理Part 2 仿真過(guò)程 仿真電路 測(cè)試電路步驟 Part 3 其他方法探索 Spic模型仿真 集成PLL模塊Part 4 課設(shè)總結(jié)及感想Part 1 原理介紹 LM565/NE565內(nèi)部電路原理LM565/NE565都是單片低頻鎖相環(huán)芯片，內(nèi)部原理圖雖然不同，但是對(duì)外特性

2、相同，之所以名稱不同是因?yàn)樯a(chǎn)廠商不同。下面將分別介紹這兩種芯片以作比較。LM565芯片這款芯片是美國(guó)國(guó)家半導(dǎo)體（National Semiconductor）設(shè)計(jì)生產(chǎn)，現(xiàn)已被TI公司收購(gòu)，因此我是在TI官網(wǎng)上找到的datasheet。芯片內(nèi)部原理圖如下：這是官方給出的內(nèi)部原理圖，可以看到，在圖中有幾處三極管比較特殊，如上圖紅框內(nèi)標(biāo)注所示。這部分的管子可能和實(shí)際制造的工藝有關(guān)，實(shí)現(xiàn)難度較大，具體會(huì)在下面仿真部分提到。由于官方并未對(duì)上述內(nèi)部原理圖進(jìn)行解釋或分析，而NE565找到了相關(guān)的資料，因此我將著重介紹下面的NE565芯片內(nèi)部原理。事實(shí)上，LM565和NE565的內(nèi)部原理圖雖然乍一看上去相差

3、甚遠(yuǎn)，但其實(shí)現(xiàn)原理是差不多的，基本模塊都是相同的。這一點(diǎn)，是我隨著仿真過(guò)程的深入得出來(lái)的結(jié)論。NE565芯片放大PD169854327LPF施密特觸發(fā)器恒流源VCO上述是NE565的內(nèi)部原理圖，相應(yīng)的功能模塊已在上圖中用紅色字體標(biāo)出，另外，因?yàn)榧涉i相換路這本書(shū)對(duì)其進(jìn)行了詳細(xì)的說(shuō)明，因此我沒(méi)有必要再重述。下面我將書(shū)中的相關(guān)解釋貼出來(lái)，著重對(duì)其進(jìn)行理解和解釋說(shuō)明。這段話中說(shuō)明了VCO和PD鑒相器之間需要外接線才能連在一起，對(duì)應(yīng)圖中的9腳（壓控輸出端）和2腳（PD輸入端）。上面這段話很清楚的分析了信號(hào)經(jīng)過(guò)VCO經(jīng)施密特觸發(fā)器，再到PD鑒相器輸出的情況，進(jìn)一步的，我簡(jiǎn)單得出兩點(diǎn)結(jié)論：（1）9腳接的時(shí)

4、基電容充放電會(huì)產(chǎn)生相應(yīng)的波形三角波（2）4腳施密特觸發(fā)器輸出方波，即：三角波方波上面的總結(jié)可以用于電路調(diào)試時(shí)觀察輸出波形。再往下是時(shí)基電容、電阻的計(jì)算公式：在下面的外圍電路說(shuō)明中我們將利用這個(gè)公式進(jìn)行驗(yàn)證。 調(diào)頻鑒頻電路原理1、雙電源調(diào)頻電路：如上圖所示,為實(shí)際應(yīng)用LM565設(shè)計(jì)的調(diào)頻電路。 （1）各引腳作用說(shuō)明: 2腳為晶振的輸入端Vi_uc 8腳為調(diào)制信號(hào)輸入端Vi_uf 4腳5腳為已調(diào)信號(hào)輸出端Vo_FM 6腳為參考點(diǎn)位輸出端Vt_REF（2）時(shí)基電容、時(shí)基電阻決定自由振蕩頻率9腳的時(shí)基電容C20=100pf 8腳時(shí)基電阻：是由R16和R15共同決定的，調(diào)制信號(hào)之所以從兩個(gè)電阻中間輸入，

5、估計(jì)是要分壓。這里不妨就取時(shí)基電阻為5k以示說(shuō)明按照上面提到的公式，可以算出自由振蕩頻率為：F=1.2/(4*100*10e-12*5e3)=150kHz這與我們?cè)谟布糠炙龅膶⑵湔袷庮l率調(diào)節(jié)為“100kHz”是相吻合的。（3）環(huán)路濾波器： 環(huán)路濾波器采用超前滯后濾波器（無(wú)源比例積分濾波器），電容是圖中C18，電阻是芯片內(nèi)部為3.6k歐姆，因此可計(jì)算出截止頻率：F=1/(2*pi*(R1+R2)*C1)=20Hz【注意】：因此，其截止頻率的選擇使得調(diào)制信號(hào)的頻率在帶外。確實(shí)驗(yàn)證了PLL在作調(diào)頻電路中需要工作在“窄帶”的結(jié)論，即只跟蹤載波中心頻率。2、雙電源鑒頻電路：如上圖為應(yīng)用LM565設(shè)計(jì)

6、的鑒頻電路。 1）各引腳作用說(shuō)明: 2腳為已調(diào)信號(hào)輸入端Vi_FM 4腳5腳為鑒頻電路自由振蕩頻率測(cè)試端Vt_Vout 6腳為參考點(diǎn)位輸出端Vt_REF 7腳為鑒頻輸出端Vo_uf2）環(huán)路濾波器的設(shè)計(jì) 環(huán)路濾波器采用超前滯后濾波器（無(wú)源比例積分濾波器），截止頻率：F=1/(2*pi*(R1+R2)*C1)=20KHz其截止頻率的選擇應(yīng)該使得調(diào)制信號(hào)的頻率在帶內(nèi)。除此之外，還可以通過(guò)電阻分壓將上述電路改為單電源供電，這部分在小組成員：李翀和劉強(qiáng)的實(shí)驗(yàn)報(bào)告中已經(jīng)詳細(xì)介紹，不是本仿真報(bào)告的重點(diǎn)，因而略去。Part 2 仿真過(guò)程 仿真電路【方案一】按照LM565的datasheet搭建內(nèi)部電路雖然NE

7、565分析比較透徹，但是官方手冊(cè)并未給出具體電阻值，相比于LM565要困難的多，因此我采用照著LM565的datasheet中原理圖進(jìn)行搭建：注意到上述電路中的一些特殊三極管的用法和前面原理圖中一樣，都是只用了兩個(gè)管腳。之后我搭建了外圍電路雙電源調(diào)頻：【注意】原理圖中左端加入的載波信號(hào)是方波！載波設(shè)置如下：調(diào)制信號(hào)設(shè)置如下：但是測(cè)試結(jié)果很不好：可以看到，輸出波形失真嚴(yán)重，且并未調(diào)頻。這時(shí)我又檢查了一下9管腳輸出波形按理說(shuō)應(yīng)該是三角波（電容的充放電），這樣的波形失真太嚴(yán)重。 看到波形失真，我與嘗試著改小輸入載波的幅度如上圖所示，載波原來(lái)是是1V峰值，我現(xiàn)在改為200mv后的輸出如下：輸出波形依然

8、很糟糕：再次觀察9腳：【分析】可以看到，盡管改變了載波幅度，輸出波形依然很糟糕，因此我們可以排除是因?yàn)橥獠啃盘?hào)幅度導(dǎo)致的輸出失真。另外，可以看到，盡管輸出波形失真嚴(yán)重，但是輸出的幅度卻是V級(jí)別（A通道觀察的一個(gè)是5V），并且我們還是可以大致看出來(lái)方波又到了一定的調(diào)制。這就說(shuō)明芯片內(nèi)部的模塊連線是沒(méi)有問(wèn)題的，整個(gè)系統(tǒng)給已經(jīng)“走通了”。但是導(dǎo)致輸出失真嚴(yán)重的問(wèn)題很可能問(wèn)題出在器件上面。因此，接下來(lái)，我考慮改進(jìn)內(nèi)部電路的器件。前面原理部分我已經(jīng)提到過(guò)，由于datasheet官方給出的晶體管只給出了接線方法和大致形狀，具體型號(hào)和工藝我們一無(wú)所知，而且手冊(cè)中的這個(gè)晶體管：非常特殊我從未見(jiàn)過(guò)，并且應(yīng)該是新

9、工藝，multisim中基本不可能有這用新工藝的管子，因此如果想要直接在multisim找到能夠這種型號(hào)的晶體管是非常困難的。所以現(xiàn)在我想試試能不能更替換掉這些特殊的晶體管或者這些特殊接法的晶體管?！痉桨付亢?jiǎn)化版內(nèi)部原理圖之后我找到了一份資料是用Pspice仿真出來(lái)的LM565電路圖資料上的電路是這樣的：【區(qū)別】仔細(xì)與原來(lái)datasheet上的內(nèi)部原理圖對(duì)比不難發(fā)現(xiàn)，上述電路僅僅只是將接入兩腳的三極管替換成了二極管，并且去掉了差分放大的輸出限幅管，其余的部分都是相同的。受此啟發(fā)，我決定采用這用電路進(jìn)行仿真。作者給出了直接在內(nèi)部原理中進(jìn)行測(cè)試的電路： 測(cè)試電路步驟 Step 1 內(nèi)部原理圖測(cè)試

10、電路我完全按照上面的電路搭建如下：PDLPF恒流源VCO觸發(fā)器在這張?jiān)韴D中，我標(biāo)注出了各個(gè)模塊，與“原理介紹”中NE565的內(nèi)部原理圖做仔細(xì)比較，可以發(fā)現(xiàn)，實(shí)際LM565與NE565的內(nèi)部模塊是一樣的，實(shí)現(xiàn)的方法思路都相同，知識(shí)模塊的位置做了調(diào)整，具體到每個(gè)模塊上德?tīng)栯娐房赡軙?huì)有所不同。這也印證了前文中我提到的結(jié)論。接下來(lái)說(shuō)明電路的重點(diǎn)：（1）2腳接地，3腳輸入信號(hào)源：參數(shù)設(shè)置：幅度：1V 無(wú)直流偏置頻率：2.8kHz（2）4腳和5腳接在一起（3）9腳的時(shí)基電容C3=10nf 8腳時(shí)基電阻R27=12k 按照“集成鎖相環(huán)路”這本書(shū)給出的公式可以知道VCO自由振蕩頻率：因此可以計(jì)算出此時(shí)自由振

11、蕩頻率為2.5kHz（4）環(huán)路濾波器是由7腳外接電容電阻構(gòu)成，如下：按照上面搭建的電路開(kāi)始測(cè)試：因?yàn)镻D鑒相器輸出的差拍電壓經(jīng)放大、濾波后將返回到電流源和VCO中，而經(jīng)控制VCO經(jīng)施密特觸發(fā)器將會(huì)輸出方波1、因此觀察7腳輸出有如下波形：對(duì)于這個(gè)波形我明白的是之所以出現(xiàn)“寄生調(diào)幅”的現(xiàn)象是因?yàn)镻D輸出沒(méi)有限幅，這在資料中作者也說(shuō)明了。但是我不太明白的是雖然看起來(lái)方波，但為何是經(jīng)過(guò)調(diào)制后的方波？而且注意，此時(shí)的縱坐標(biāo)很小，只有200nV拉開(kāi)時(shí)間軸可以清楚地觀察到：是一系列正弦波進(jìn)行調(diào)制的結(jié)果，這個(gè)問(wèn)題到現(xiàn)在我還不是很清楚.2、之后我再次觀察9腳輸出波形如下：可以清楚地看到，9腳時(shí)基電容的充放電的三

12、角波。盡管仍存在一些寄生調(diào)幅。但是通過(guò)上面兩個(gè)波形的測(cè)試現(xiàn)在我們可以知道，整個(gè)電路打搭建的功能基本正確了。因此接下來(lái)我將開(kāi)始嘗試集成化。Step 2 調(diào)頻-鑒頻系統(tǒng)嘗試之后我將上面的集成成了芯片，按照前面原理部分的電路介紹，搭建了如下電路：上面的雙電源調(diào)頻鑒頻電路完全按照前面原理部分的介紹搭建，在此不再贅述。觀察輸出波形如下：【小結(jié)】在上面的電路中，藍(lán)線是調(diào)頻輸出，紅線是鑒頻輸出。可以看到，紅色的鑒頻輸出沒(méi)有信號(hào)始終為0，說(shuō)明整個(gè)“調(diào)頻鑒頻系統(tǒng)”是錯(cuò)誤的，沒(méi)有走通；但是，我們欣喜的看到藍(lán)色調(diào)頻輸出出現(xiàn)了類似方波的波形，這說(shuō)明，LM565器件本身模塊和內(nèi)部連線已經(jīng)基本正確，該電路已經(jīng)“走通”。但

13、是為了解決出現(xiàn)的波形失真或者其它問(wèn)題，我們還需要在此基礎(chǔ)上對(duì)內(nèi)部參數(shù)進(jìn)一步調(diào)整。仔細(xì)觀察會(huì)發(fā)現(xiàn)，藍(lán)色調(diào)頻輸出部分的方波不僅形狀失真，關(guān)鍵是并沒(méi)有受到“調(diào)制“，這說(shuō)明內(nèi)部電路參數(shù)還是有問(wèn)題。因此接下來(lái)，我將單獨(dú)對(duì)調(diào)頻電路進(jìn)行研究，以期能夠通過(guò)調(diào)節(jié)好調(diào)頻電路是芯片的構(gòu)造更加正確。Step 3 雙電源調(diào)頻電路的研究現(xiàn)在我開(kāi)始單獨(dú)對(duì)調(diào)頻電路進(jìn)行研究，電路圖如下：我的基本研究方法是進(jìn)行分模塊測(cè)試：【測(cè)試部分一：VCO】對(duì)于這個(gè)電路說(shuō)明如下：（1）2,3腳輸入沒(méi)有信號(hào)（2）7較直接接壓控信號(hào)（3）9腳進(jìn)去的調(diào)制信號(hào)去掉（4）其余引腳完全相同此時(shí)輸出波形如下：可以看到，輸出一系列自由振蕩產(chǎn)生的方波，雖然占空

14、比和波形有些失真，但是最起碼能夠說(shuō)明VCO模塊中的振蕩器是工作的。并且測(cè)得此時(shí)的振蕩頻率為:在這里補(bǔ)充一個(gè)關(guān)于頻率計(jì)使用小技巧：【tip】 頻率計(jì)左下方有一個(gè)靈敏度選項(xiàng)，這個(gè)靈敏度選項(xiàng)對(duì)于測(cè)試出的頻率尤為重要。即：靈敏度選擇的太大，間隔太大將導(dǎo)致頻率無(wú)法測(cè)得；靈敏度選擇的太小，雖然間隔小可以使測(cè)得的頻率更加精確，但是顯示的頻率會(huì)很抖，輸出值不穩(wěn)定。因此，想要測(cè)試結(jié)果既準(zhǔn)確有穩(wěn)定，選擇恰當(dāng)?shù)撵`敏度十分重要，根據(jù)經(jīng)驗(yàn)，一般選取輸出波形峰值的1/51/10較好。當(dāng)我改變輸入壓控端的電壓時(shí)，如下：可以很明顯的看到輸出頻率的變化，這說(shuō)明了VCO實(shí)現(xiàn)了壓控的功能。同理，按照上面的方法可以測(cè)得下面的表格：壓

15、控端/V45678910頻率/kHz265248226207189165126繪制出的VCO壓控特性曲線如下：另外，當(dāng)7腳所加電壓過(guò)大時(shí)，就無(wú)法輸出信號(hào)了：如上圖：此時(shí)的壓控端電壓為11.5V，輸出信號(hào)為0【小結(jié)】針對(duì)前面提到的調(diào)頻電路輸出并未受到“信號(hào)調(diào)制”，這里我們可以排除VCO引起的情況。上述實(shí)驗(yàn)驗(yàn)證了VCO模塊的正確性【思考】既然VCO模塊正確，那么到底是那個(gè)部分出了問(wèn)題呢？反推回去，可能是鑒相器PD，因?yàn)槿绻b相器無(wú)法鑒別出PLL環(huán)中輸入信號(hào)與反饋回來(lái)信號(hào)的相位差的話，就無(wú)法輸出差拍電壓，進(jìn)而去控制VCO。因此，我講測(cè)試PD模塊?！緶y(cè)試部分二：PD鑒相器】對(duì)于上圖：（1）2,3腳輸入

16、差分信號(hào)作為一路信號(hào)（2）5腳輸入另一路信號(hào)（3）其余接線相同（4）觀察7腳壓控輸入端（即PD輸出，VCO輸入）這一部分是我比較疑惑的地方，我姑且分開(kāi)兩個(gè)方面來(lái)闡述：一部分是我能夠理解的；另一部分是我不太能理解的。1、我不能理解的情況：首先注意這里面的信號(hào)源設(shè)置很重要：兩個(gè)輸入信號(hào)源的頻率均為1kHz ，結(jié)果如下：信號(hào)源1參數(shù)設(shè)置：信號(hào)源2參數(shù)設(shè)置如下;【注意】上圖中“phase”這一項(xiàng)表示開(kāi)始輸出波形的起始相位 那么按照上述設(shè)置，兩路信號(hào)的相位差應(yīng)該都是0才對(duì)運(yùn)行仿真，結(jié)果如下：使用DC檔觀察，PD輸出（即VCO輸入，7腳）是有直流電壓的 2、而當(dāng)我把2/3腳輸入信號(hào)（信號(hào)源1相位更改），如

17、下：信號(hào)源1：信號(hào)源2不變：按照設(shè)置此時(shí)兩路信號(hào)相位差應(yīng)該是180度用示波器觀察一下確認(rèn)兩路輸入信號(hào)可以發(fā)現(xiàn)相位差確實(shí)更改了接下來(lái)再看PD輸出波形：可以看到這與第一種情況下得到的PD輸出直流波形完全一樣！【問(wèn)題】？首先要滿足PLL，一定要滿足如下框圖中的接線：但是可以發(fā)現(xiàn)測(cè)試PD的電路中4腳VCO輸出端并未接。也就說(shuō)并沒(méi)有和PD構(gòu)成閉環(huán)。而5腳和2/3腳構(gòu)成的兩路信號(hào)直接送進(jìn)了PD鑒相器中，我又是從7腳引出觀察的，按說(shuō)這個(gè)7腳出來(lái)的信號(hào)就是PD鑒相出來(lái)的差拍電壓，但是在上述過(guò)程中，無(wú)論輸入的兩路信號(hào)相位關(guān)系如何，輸出始終是一直流，對(duì)此我只能立即為VCO輸出和PD在內(nèi)部電路中已經(jīng)連接了，已經(jīng)構(gòu)成

18、了PLL環(huán)，因此輸出的直流是已經(jīng)“鎖定”的結(jié)果。 我能理解的情況：那么，基于上述假設(shè)成立的話，就不難理解下面我觀察到得現(xiàn)象了：我將觀察游標(biāo)的間隔減小，看到如下：時(shí)間軸放大一點(diǎn)：事實(shí)上，這是個(gè)動(dòng)態(tài)過(guò)程，簡(jiǎn)單描述是：輸出的波形忽大忽小，偶爾會(huì)突然增大，但是之后又會(huì)穩(wěn)定一段時(shí)間。也就說(shuō)，這段過(guò)程反映了鎖定的過(guò)程中PD輸出電壓的變化情況【測(cè)試部分三：尋找其他原因及期間更換】在結(jié)束了上面兩個(gè)模塊的測(cè)試后我發(fā)現(xiàn)內(nèi)部的功能模塊是正確的，但是輸出方波未收到調(diào)制的問(wèn)題還是沒(méi)有解決，我又開(kāi)始通過(guò)外圍電路檢測(cè)，試圖找到原因。后來(lái)在使用電壓電流探針的檢查中我發(fā)現(xiàn)：仔細(xì)看著一部分：注意到輸入的壓控端7腳上電壓竟然高達(dá)1

19、1.9V，基本等于12V！這樣一來(lái)，未受調(diào)制的問(wèn)題似乎有了解釋：因?yàn)?腳端的直流電壓非常高，而前面所測(cè)得PD鑒相器的輸出電壓非常小，與12V比起來(lái)可以忽略不計(jì)，因此才導(dǎo)致了輸出方波未受調(diào)制。而在后來(lái)我與硬件負(fù)責(zé)部分的李翀交流時(shí)，他給出的實(shí)際測(cè)試7腳電壓大約在10V左右，輸出的鑒相器電壓大約在100mV左右。那么為什么疊加10V直流上的這么小的交流依然能夠起到調(diào)制作用呢？李翀給出的解釋是：VCO的壓控靈敏度很高，即使是00mV級(jí)別的電壓改變也能引起幾kHz的輸出變化。這樣一來(lái)，似乎問(wèn)題就聚焦到了如何使7腳直流電壓降低一點(diǎn)和如何使PD輸出的電壓幅度大一點(diǎn)的問(wèn)題上了，由于內(nèi)部電路繁雜，許多偏置電路更

20、是“牽一發(fā)而動(dòng)全身”。因此想要通過(guò)改變偏置電阻的阻值來(lái)改變輸出幅度難度極大。因此，接下來(lái)我只能嘗試更換內(nèi)部器件，我從二個(gè)方面都進(jìn)行了嘗試：二極管和晶體管首先是二極管我嘗試了理想二極管和IN4148、1N5819、S5227等眾多型號(hào)，但是效果卻不盡如人意這是我替換成為S5227的一部分截圖：輸出反而更糟糕了：其次是晶體管 在這里我也進(jìn)行了很多嘗試，如嘗試將原來(lái)的2N222，換成理想晶體管和其他型號(hào)。但是效果仍然不好，甚至出乎我的意料是：理想晶體管的效果還沒(méi)有2N222好。下面是例子：晶體管都換成理想的：但是結(jié)果反而出不來(lái)了：輸出什么都沒(méi)有了。Part 3 其他方法探索因?yàn)閙ultisim仿真暫

21、時(shí)出不來(lái)，我嘗試著其他解決辦法3.1 Spic模型仿真這一部分主要是曾志鵬做的，因此我講簡(jiǎn)略介紹：我們嘗試著能否找到現(xiàn)成的spice模型進(jìn)行仿真。事實(shí)上，我們找到了一種只能用于Pspice軟件仿真的spice模型，這里有必要說(shuō)明一下，雖然spice是一種編程語(yǔ)言，但是不同的仿真軟件有自己特定的spice編寫格式，spice語(yǔ)言也分為很多種。因此，Pspice的spice模型不能用于Multisim仿真中，這完全不同的兩種語(yǔ)言。3.2 集成PLL模塊事實(shí)上，Multisim中本身已經(jīng)有集成好的PLL模塊可以使用：以“鎖相鑒頻”電路為例：這是Multisim中已有的PLL集成模塊，使用起來(lái)很方便：這是“鎖相鑒頻”電路：注意PLL集成模塊的參數(shù)設(shè)置：如上圖，設(shè)置參數(shù)如下：PD增益VC