試驗五觸發(fā)器原理轉(zhuǎn)換及設(shè)計_第1頁
試驗五觸發(fā)器原理轉(zhuǎn)換及設(shè)計_第2頁
試驗五觸發(fā)器原理轉(zhuǎn)換及設(shè)計_第3頁
試驗五觸發(fā)器原理轉(zhuǎn)換及設(shè)計_第4頁
試驗五觸發(fā)器原理轉(zhuǎn)換及設(shè)計_第5頁
已閱讀5頁，還剩4頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、實驗五觸發(fā)器原理，轉(zhuǎn)換及設(shè)計專業(yè)：2011級通信學(xué)號：2010112058姓名：李唐實驗?zāi)康?1)掌握基本D, J_K觸發(fā)器的電路結(jié)構(gòu)及邏輯功能。(2)掌握各種觸發(fā)器之間的相互轉(zhuǎn)換及應(yīng)用。實驗儀器設(shè)備與主要器件74LS74雙 D試驗箱一個，雙蹤示波器一臺；穩(wěn)壓電源一臺，函數(shù)發(fā)生器一臺 正沿觸發(fā)器；74LS7碗存器74LS76雙J-K觸發(fā)器。實驗原理前面所述的各種集成電路均屬組合邏輯電路，該電路某一時刻的輸出狀態(tài)只有該時刻的輸入狀態(tài)決定。數(shù)字系統(tǒng)中的另一類電路稱為時序邏輯電路。構(gòu)成時序邏輯電路的基本器件是觸發(fā)器。具有兩種不同穩(wěn)定狀態(tài)的存儲二進制信息的基本單元統(tǒng)稱為雙穩(wěn)態(tài)器件，常芝鎖存器或觸發(fā)器。

2、實驗內(nèi)容(1)測試D觸發(fā)器的邏輯功能。將 D觸發(fā)器74LS74的SD,RD和D分別接邏輯開關(guān)，CP接單詞沒沖，按 D觸發(fā)器的邏輯功能進行測試，記錄測試功能，觀察CP與Q之間的關(guān)系,畫出同步波形。D觸發(fā)器的特征表CPDQnQn+1*Qn0*01*1仿真圖74LS74D波形圖圖2-5-5的仿真圖波形圖為二分頻(2)測試J-K觸發(fā)器的邏輯功能，測試結(jié)果與圖2-5-2所示的特征表對照，并按圖2-5-8所試點鏈接，用函數(shù)發(fā)生器輸出1KHZ的0-5v方波信號作為時鐘沒沖，記錄 CPQ2的同步波形。真值表CPJKQnQn+1*QnJJ0000010保持1JJ1010011置11JJ0101010置00JJ1111011必翻0仿真圖CP與Q1的波形仿真圖Cp與Q 2的波形(3)按圖2-5-3連接電路，用發(fā)光管或顯示器顯示結(jié)果，觀察Q端輸出，以真值表或示波器顯示結(jié)果。圖2-5-3的仿真圖當(dāng)T=1時，波形圖圖2-5-7的仿真圖VCC波形圖(4)如圖2-5-9所示是四人搶答器輸入鎖存或控制電路，試分析并簡述電路的工作原理，設(shè)計編碼電路和顯示譯碼電路，畫出四人的搶答過程，用數(shù)碼管顯示號碼，并寫出設(shè)計過程。K”C Qj召7期5W4LS75I1-M/V

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論