宏功能模塊與IP應(yīng)用實驗與設(shè)計

1、宏功能模塊與IP應(yīng)用實驗與設(shè)計EDA 技術(shù)實用教程實驗與設(shè)計 7-1. 正弦信號發(fā)生器設(shè)計（1）實驗?zāi)康模哼M一步熟悉QuartusII及其LPM_ROM與FPGA硬件資源的使用方法。（2）實驗原理：參考本章相關(guān)內(nèi)容。（3）實驗內(nèi)容1：根據(jù)例7-4，在Quartus II上完成正弦信號發(fā)生器設(shè)計，包括仿真和資源利用情況了解（假設(shè)利用Cyclone器件）。最后在實驗系統(tǒng)上實測，包括SignalTap II測試、FPGA中ROM的在系統(tǒng)數(shù)據(jù)讀寫測試和利用示波器測試。最后完成EPCSx配置器件的編程。（4）實驗內(nèi)容2：按照圖7-49所示，用原理圖方法設(shè)計正弦信號發(fā)生器，要調(diào)用3個LPM模塊來構(gòu)成：1、

2、PLL，輸入頻率20MHz，32MHz單頻率輸出；2、6位二進制計數(shù)器；3、LPM ROM，加載的波形數(shù)據(jù)同上。注意，硬件實現(xiàn)時可以通過SignalTapII觀察波形，但不能用0832輸出，波形必須用高速DAC輸出。 實驗與設(shè)計 圖7-55 調(diào)用了PLL元件信號發(fā)生器原理圖 實驗與設(shè)計 7-1. 正弦信號發(fā)生器設(shè)計（5）實驗內(nèi)容3：修改例7-3的數(shù)據(jù)ROM文件，設(shè)其數(shù)據(jù)線寬度為8，地址線寬度也為8，初始化數(shù)據(jù)文件使用MIF格式，用C程序產(chǎn)生正弦信號數(shù)據(jù)，最后完成以上相同的實驗。（6）實驗內(nèi)容4：設(shè)計一任意波形信號發(fā)生器，可以使用LPM雙口RAM擔(dān)任波形數(shù)據(jù)存儲器，利用單片機產(chǎn)生所需要的波形數(shù)據(jù)

3、，然后輸向FPGA中的RAM（可以利用GW48系統(tǒng)上與FPGA接口的單片機完成此實驗，D/A可利用系統(tǒng)上配置的0832或5651高速器件）。（7）實驗報告：根據(jù)以上的實驗內(nèi)容寫出實驗報告，包括設(shè)計原理、程序設(shè)計、程序分析、仿真分析、硬件測試和詳細實驗過程。 實驗與設(shè)計 7-2. 8位16進制頻率計設(shè)計(1) 實驗?zāi)康模涸O(shè)計8位16進制頻率計，學(xué)習(xí)較復(fù)雜的數(shù)字系統(tǒng)設(shè)計方法。(2) 實驗原理：根據(jù)頻率的定義和頻率測量的基本原理，測定信號的頻率必須有一個脈寬為1秒的輸入信號脈沖計數(shù)允許的信號；1秒計數(shù)結(jié)束后，計數(shù)值被鎖入鎖存器，計數(shù)器清0，為下一測頻計數(shù)周期作好準備。測頻控制信號可以由一個獨立的發(fā)生

4、器來產(chǎn)生，即圖7-57中的FTCTRL。根據(jù)測頻原理，測頻控制時序可以如圖7-56所示。設(shè)計要求是：FTCTRL的計數(shù)使能信號CNT_EN能產(chǎn)生一個1秒脈寬的周期信號，并對頻率計中的32位二進制計數(shù)器COUNTER32B（圖7-57）的ENABL使能端進行同步控制。當(dāng)CNT_EN高電平時允許計數(shù)；低電平時停止計數(shù)，并保持其所計的脈沖數(shù)。在停止計數(shù)期間，首先需要一個鎖存信號LOAD的上跳沿將計數(shù)器在前1秒鐘的計數(shù)值鎖存進鎖存器REG32B中，并由外部的16進制7段譯碼器譯出，顯示計數(shù)值。設(shè)置鎖存器的好處是數(shù)據(jù)顯示穩(wěn)定，不會由于周期性的清0信號而不斷閃爍。鎖存信號后，必須有一清0信號RST_CNT

5、對計數(shù)器進行清零，為下1秒的計數(shù)操作作準備。 實驗與設(shè)計 7-2. 8位16進制頻率計設(shè)計(3) 實驗內(nèi)容1：分別仿真測試模塊例7-7、例7-8和例7-9，再結(jié)合例7-10完成頻率計的完整設(shè)計和硬件實現(xiàn)，并給出其測頻時序波形及其分析。建議選實驗電路模式5；8個數(shù)碼管以16進制形式顯示測頻輸出；待測頻率輸入FIN由clock0輸入，頻率可選4Hz、256HZ、3Hz.50MHz等；1HZ測頻控制信號CLK1HZ可由clock2輸入(用跳線選1Hz)。注意，這時8個數(shù)碼管的測頻顯示值是16進制的。(4) 實驗內(nèi)容2：參考例4-22，將頻率計改為8位10進制頻率計，注意此設(shè)計電路的計數(shù)器必須是8個4

6、位的10進制計數(shù)器，而不是1個。此外注意在測頻速度上給予優(yōu)化。(5) 實驗內(nèi)容3：用LPM模塊取代例7-8和例7-9，再完成同樣的設(shè)計任務(wù)。(6) 實驗報告：給出頻率計設(shè)計的完整實驗報告。 【例7-7】LIBRARY IEEE; -測頻控制電路USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FTCTRL IS PORT (CLKK : IN STD_LOGIC; - 1Hz CNT_EN : OUT STD_LOGIC; - 計數(shù)器時鐘使能 RST_CNT : OUT STD_LOGIC; - 計數(shù)器清零 L

7、oad : OUT STD_LOGIC ); - 輸出鎖存信號 END FTCTRL;ARCHITECTURE behav OF FTCTRL IS SIGNAL Div2CLK : STD_LOGIC;BEGIN PROCESS( CLKK ) BEGIN IF CLKKEVENT AND CLKK = 1 THEN - 1Hz時鐘2分頻 Div2CLK = NOT Div2CLK; END IF; END PROCESS; PROCESS (CLKK, Div2CLK) BEGIN IF CLKK=0 AND Div2CLK=0 THEN RST_CNT=1;- 產(chǎn)生計數(shù)器清零信號 ELS

8、E RST_CNT = 0; END IF; END PROCESS; Load = NOT Div2CLK; CNT_EN = Div2CLK;END behav;【例7-8】LIBRARY IEEE; -32位鎖存器USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG32B IS PORT ( LK : IN STD_LOGIC; DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0); DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END REG32B;ARCHITECTURE behav OF REG

9、32B ISBEGIN PROCESS(LK, DIN) BEGIN IF LKEVENT AND LK = 1 THEN DOUT = DIN; END IF; END PROCESS;END behav; 【例7-9】LIBRARY IEEE; -32位計數(shù)器USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNTER32B IS PORT (FIN : IN STD_LOGIC; - 時鐘信號 CLR : IN STD_LOGIC; - 清零信號 ENABL : IN STD_LOGIC; - 計數(shù)使

10、能信號 DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0); - 計數(shù)結(jié)果 END COUNTER32B;ARCHITECTURE behav OF COUNTER32B IS SIGNAL CQI : STD_LOGIC_VECTOR(31 DOWNTO 0);BEGIN PROCESS(FIN, CLR, ENABL) BEGIN IF CLR = 1 THEN CQI 0); - 清零 ELSIF FINEVENT AND FIN = 1 THEN IF ENABL = 1 THEN CQI = CQI + 1; END IF; END IF; END PR

11、OCESS; DOUT CLK1HZ,CNT_EN=TSTEN1,RST_CNT =CLR_CNT1,Load =Load1); U2 : REG32B PORT MAP( LK = Load1, DIN=DTO1, DOUT = DOUT); U3 : COUNTER32B PORT MAP( FIN = FSIN, CLR = CLR_CNT1, ENABL = TSTEN1, DOUT=DTO1 );END struc; 實驗與設(shè)計 7-2. 8位16進制頻率計設(shè)計圖7-56 頻率計測頻控制器FTCTRL測控時序圖 實驗與設(shè)計 7-2. 8位16進制頻率計設(shè)計圖7-57 頻率計電路框圖實

12、驗與設(shè)計 7-3. 利用LPM_ROM設(shè)計乘法器(1) 實驗原理：硬件乘法器有多種設(shè)計方法，但相比之下，由LPM_ROM構(gòu)成的乘法表方式的乘法器的運算速度最快。這里定制LPM_ROM的地址位寬為8；地址輸入由時鐘inclock的上升沿鎖入；數(shù)據(jù)位寬也為8。最后為ROM配置乘法表數(shù)據(jù)文件。LPM_ROM中作為乘法表的數(shù)據(jù)文件rom_data.mif如例7-11所示。其中的地址/數(shù)據(jù)表達方式是，冒號左邊寫ROM地址值，冒號右邊寫對應(yīng)此地址放置的16進制數(shù)據(jù)。如4728，表示47為地址，28為該地址中的數(shù)據(jù)，這樣，地址高4位和低4位可以分別看成是乘數(shù)和被乘數(shù)，輸出的數(shù)據(jù)可以看成是它們的乘積?！纠?-

13、11】WIDTH = 8 ;DEPTH = 256 ;ADDRESS_RADIX = HEX ;DATA_RADIX = HEX ;CONTENT BEGIN 00:00 ; 01:00 ; 02:00 ; 03:00 ; 04:00 ; 05:00 ; 06:00 ; 07:00 ; 08:00 ; 09:00; 10:00 ; 11:01 ; 12:02 ; 13:03 ; 14:04 ; 15:05 ; 16:06 ; 17:07 ; 18:08 ; 19:09; 20:00 ; 21:02 ; 22:04 ; 23:06 ; 24:08 ; 25:10 ; 26:12 ; 27:14

14、; 28:16 ; 29:18; 30:00 ; 31:03 ; 32:06 ; 33:09 ; 34:12 ; 35:15 ; 36:18 ; 37:21 ; 38:24 ; 39:27; 40:00 ; 41:04 ; 42:08 ; 43:12 ; 44:16 ; 45:20 ; 46:24 ; 47:28 ; 48:32 ; 49:36; 50:00 ; 51:05 ; 52:10 ; 53:15 ; 54:20 ; 55:25 ; 56:30 ; 57:35 ; 58:40 ; 59:45; 60:00 ; 61:06 ; 62:12 ; 63:18 ; 64:24 ; 65:30

15、; 66:36 ; 67:42 ; 68:48 ; 69:54; 70:00 ; 71:07 ; 72:14 ; 73:21 ; 74:28 ; 75:35 ; 76:42 ; 77:49 ; 78:56 ; 79:63; 80:00 ; 81:08 ; 82:16 ; 83:24 ; 84:32 ; 85:40 ; 86:48 ; 87:56 ; 88:64 ; 89:72; 90:00 ; 91:09 ; 92:18 ; 93:27 ; 94:36 ; 95:45 ; 96:54 ; 97:63 ; 98:72 ; 99:81;END ;注意，以上“CONTENT BEGIN”下所示的數(shù)據(jù)

16、格式只是為了節(jié)省篇幅，實用中應(yīng)該使每一數(shù)據(jù)組（如01:00 ;）占一行。 實驗與設(shè)計 7-3. 利用LPM_ROM設(shè)計乘法器 (2) 實驗內(nèi)容：利用LPM_ROM設(shè)計4X4和8X8乘法器各一個，再利用VHDL語言描述，由邏輯宏單元構(gòu)成同類乘法器各一，比較這兩類乘法器的運行速度和資源耗用情況。 實驗與設(shè)計 7-4. IP核應(yīng)用實驗利用IP核完成如下2項設(shè)計：1、利用NCO核分別設(shè)計：（1）FSK；（2）PSK；（3）DDS；（4）移相信號發(fā)生器； （5）掃頻信號源；（6）全數(shù)字式鎖相環(huán)。2、利用NCO和FIR核設(shè)計數(shù)字正交調(diào)制解調(diào)器（參考清華大學(xué)出版社SOPC技術(shù)實用教程中的實驗6-5）。 實驗與設(shè)計 7-5. 8051單片機IP核應(yīng)用實驗(1) 實驗內(nèi)容1：參考7.9節(jié)，在圖7-49所示的基本電路平臺上增加一些LPM或VHDL表述硬件模塊（如鎖存器、譯碼器、PWM發(fā)生器、A