數(shù)字電子技術基礎簡明教程第五章

1、 第五章 時序(sh x)邏輯電路一、時序電路的特點(tdin)1. 邏輯功能特點 任何時刻電路的輸出，不僅和該時刻的輸入信號有關，而且還取決于電路原來的狀態(tài)。2. 電路組成特點(1) 與時間因素 (CP) 有關；(2) 含有記憶性的元件(觸發(fā)器)。組合邏輯電 路存儲電路x1xiy1yjw1wkq1ql輸入輸出共一百零九頁二、時序電路邏輯功能表示(biosh)方法1. 邏輯(lu j)表達式(1) 輸出方程(3) 狀態(tài)方程(2) 驅動方程2. 狀態(tài)表、卡諾圖、狀態(tài)圖和時序圖組合邏輯電 路存儲電路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP共一百零九頁三、時序邏輯

2、電路(lu j din l)分類1. 按邏輯(lu j)功能劃分：計數(shù)器、寄存器、讀/寫存儲器、順序脈沖發(fā)生器等。2. 按時鐘控制方式劃分：同步時序電路觸發(fā)器共用一個時鐘 CP，要更新狀態(tài)的觸發(fā)器同時翻轉。異步時序電路電路中所有觸發(fā)器沒有共用一個 CP。3. 按輸出信號的特性劃分：Moore型Mealy型存儲電路Y(tn)輸出WQX(tn)輸入組合電路CPY(tn)輸出CPX(tn)輸入存儲電路組合電路組合電路共一百零九頁5.1 時序電路的基本分析和設計(shj)方法5.1.1 時序電路的基本(jbn)分析方法一、 分析的一般步驟時序電路時鐘方程驅動方程狀態(tài)表狀態(tài)圖時序圖CP觸發(fā)沿特性方程輸出

3、方程狀態(tài)方程計算共一百零九頁二、 分析(fnx)舉例寫方程式時鐘(shzhng)方程輸出方程(同步)驅動方程狀態(tài)方程特性方程(Moore 型)例 5.1.1解1J1KC11J1KC11J1KC1&FF1FF0FF2CPY方法1共一百零九頁計算，列狀態(tài)(zhungti)轉換表CPQ2 Q1 Q0 Y0123450120 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 110 1 01畫狀態(tài)(zhungti)轉換圖000001/1011/1111/1110/1100/1/0有效狀態(tài)和有效循環(huán)010101/1/1無效狀態(tài)和無效循環(huán)能否自啟動?能自啟動：存在無效

4、狀態(tài)，但沒有形成循環(huán)。不能自啟動：無效狀態(tài)形成循環(huán)。共一百零九頁方法2 利用(lyng)卡諾圖求狀態(tài)圖11001100Q2n+1Q2nQ1nQ0n0100 01 11 1001100110Q1n+1Q2nQ1nQ0n0100 01 11 10 00001111Q0n+1Q2nQ1nQ0n0100 01 11 00Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 10001011111101000010110100000001011111110100010101共一百零九頁畫時序(sh x)圖000001/1011/1111/1110/1100/1/01 2 3 4 5

5、6CPCP下降(xijing)沿觸發(fā)Q2Q1Q0000001011111110100000Y共一百零九頁5.1.2 時序電路的基本設計(shj)方法1. 設計(shj)的一般步驟時序邏輯問題邏輯抽象狀態(tài)轉換圖（表）狀態(tài)化簡最簡狀態(tài)轉換圖（表）電路方程式（狀態(tài)方程）求出驅動方程選定觸發(fā)器的類型邏輯電路圖檢查能否自啟動共一百零九頁2. 設計(shj)舉例按如下(rxi)狀態(tài)圖設計時序電路。000/0/0/0/0/0001010011100101/1解已給出最簡狀態(tài)圖，若用同步方式：輸出方程00 01 11 1001 Y000001為方便，略去右上角 標n。狀態(tài)方程00 01 11 1001 101

6、0100100011例 5.1.2共一百零九頁選用(xunyng) JK 觸發(fā)器驅動(q dn)方程約束項邏輯圖CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&檢查能否自啟動：110111000能自啟動/0/1(Moore型)共一百零九頁1/1例 5.1.3設計 一個(y )串行數(shù)據(jù)檢測電路，要求輸入3 或 3 個以上數(shù)據(jù)1時輸出為 1，否則為 0。解邏輯抽象，建立(jinl)原始狀態(tài)圖S0 原始狀態(tài)(0)S1 輸入1個1S2 連續(xù)輸入 2 個 1S3 連續(xù)輸入 3 或 3 個以上 1S0S1S2S3X 輸入數(shù)據(jù)Y 輸出入數(shù)據(jù)0/01/00/01/00/00/01/1狀態(tài)化

7、簡S0S1S20/01/00/01/00/01/10/00/0共一百零九頁狀態(tài)(zhungti)分配、狀態(tài)(zhungti)編碼、狀態(tài)(zhungti)圖S0S1S20/01/00/01/00/01/1M = 3，取 n = 2S0 = 00S1 = 01S2 = 110001110/01/00/01/00/01/1選觸發(fā)器、寫方程式選 JK ( ) 觸發(fā)器,同步(tngb)方式輸出方程Q1nQ0nX0100 01 11 10Y000001Q11Q21狀態(tài)方程共一百零九頁驅動方程約束(yush)項&邏輯圖CPX1Y1J1KC1FF0Q0(Mealy 型)無效(wxio)狀態(tài) 100000100

8、00/01111111/1能自啟動Q11KC1FF1&1J共一百零九頁5.2 計數(shù)器 (Counter)5.2.1 計數(shù)器的特點(tdin)和分類一、計數(shù)器的功能(gngnng)及應用1. 功能：對時鐘脈沖 CP 計數(shù)。2. 應用：分頻、定時、產生節(jié)拍脈沖和脈沖序列、進行數(shù)字運算等。二、計數(shù)器的特點1. 輸入信號：計數(shù)脈沖 CPMoore 型2. 主要組成單元：時鐘觸發(fā)器共一百零九頁三、 計數(shù)器的分類(fn li)按數(shù)制分：二進制計數(shù)器十進制計數(shù)器N 進制(任意(rny)進制)計數(shù)器按計數(shù)方式分：加法計數(shù)器減法計數(shù)器可逆計數(shù) (Up-Down Counter)按觸發(fā)器翻轉是否同時分：同步計數(shù)器

9、 (Synchronous )異步計數(shù)器 (Asynchronous )按開關元件分：TTL 計數(shù)器CMOS 計數(shù)器共一百零九頁5.2.2 二進制計數(shù)器計數(shù)器計數(shù)容量、長度(chngd)或模的概念 計數(shù)器能夠記憶輸入脈沖的數(shù)目(shm)，即電路的有效狀態(tài)數(shù) M 。3 位二進制同步加法計數(shù)器：00001111/14 位二進制同步加法計數(shù)器：000111/1n 位二進制同步加法計數(shù)器：共一百零九頁一、二進制同步(tngb)計數(shù)器1. 3位二進制同步(tngb)加法計數(shù)器(1) 結構示意框圖與狀態(tài)圖三位二進制同步加法計數(shù)器CPCarry輸入計數(shù)脈沖送給高位的進位信號000001/0010/0011/

10、0100/0101/0110/0111/0/1共一百零九頁FF2、FF1、FF0Q2、Q1、Q0設計(shj)方法一：按前述設計(shj)步驟進行 （P297 299）設計方法二：按計數(shù)規(guī)律進行級聯(lián) CPQ2Q1Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000010C = Q2n Q1n Q0n來一個CP翻轉一次J0= K0 = 1當Q0=1，CP到來即翻轉J1= K1 = Q0當Q1Q0=1，CP到來即翻轉J2= K2 = Q1Q0= T0= T1= T2(2) 分析和選擇觸發(fā)器共一百零九頁J0= K0 =1J1=

11、 K1 = Q0J2= K2 = Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2串行進位(jnwi)觸發(fā)器負載(fzi)均勻CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2并行進位低位觸發(fā)器負載重(3) 用T 型觸發(fā)器構成的邏輯電路圖共一百零九頁(5) n 位二進制同步(tngb)加法計數(shù)器級聯(lián)規(guī)律：(4) 用T 型觸發(fā)器構成(guchng)的邏輯電路圖CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&共一百零九頁B = Q2n Q1n Q0nBorrow若用

12、T 觸發(fā)器：2. 3 位二進制同步(tngb)減法計數(shù)器CPQ2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000 向高位發(fā)出(fch)的借位信號T0 = 1T1=Q0nT2= Q1n Q0n級聯(lián)規(guī)律：CP1J1KC1FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q2共一百零九頁3. 3 位二進制同步(tngb)可逆計數(shù)器(1) 單時鐘(shzhng)輸入二進制同步可逆計數(shù)器加/減控制端加計數(shù)T0 = 1、T1= Q0n、 T2 = Q1nQ0n減計數(shù)T0 = 1、T1= Q0n、 T2= Q1nQ0

13、nCPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U / D 1&1&1&1C/B共一百零九頁(2) 雙時鐘(shzhng)輸入二進制同步可逆計數(shù)器加計數(shù)(j sh)脈沖減計數(shù)脈沖CP0= CPU+ CPD CP1= CPU Q0n + CPD Q0n CP2= CPU Q1n Q0n + CPD Q1n Q0nCPU 和CPD 互相排斥CPU = CP，CPD= 0CPD= CP，CPU= 0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD共一百零九頁4. 集成(j chn)二進制同步計數(shù)器(1)

14、集成(j chn) 4 位二進制同步加法計數(shù)器1 2 3 4 5 6 7 816 15 14 13 12 11 10 974161(3)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地引腳排列圖邏輯功能示意圖74161Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR = 0Q3 Q0 = 0000同步并行置數(shù)CR=1，LD=0，CP異步清零Q3 Q0 = D3 D0 1) 74LS161 和 74LS163共一百零九頁74161的狀態(tài)表74163 輸 入 輸 出 注CR L

15、D CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 計 數(shù) 保 持 保 持 0清零置數(shù)CR = 1, LD = 1, CP，CTP = CTT = 1二進制同步加法(jif)計數(shù)CTPCTT = 0CR = 1，LD = 1，保持(boch)若 CTT = 0CO = 0若 CTT = 1共一百零九頁2) CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP1CP1EN1Q0 1Q1 1Q1Q31CR VSS1 2 3

16、 4 5 6 7 816 15 14 13 12 11 10 9CC4520CC4520Q0 Q1 Q2 Q3EN CP CR使能端也可作計數(shù)(j sh)脈沖輸入計數(shù)脈沖輸入(shr)也可作使能端異步清零 輸 入 輸 出CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0加 計 數(shù)加 計 數(shù) 保 持 保 持 共一百零九頁(2) 集成(j chn) 4 位二進制同步可逆計數(shù)器1) 74191（單時鐘(shzhng)）74191Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加計數(shù)時CO/BO= Q3nQ2n

17、Q1nQ0n并行異步置數(shù)減計數(shù)時CO/BO= Q3nQ2nQ1nQ0nCT = 1,CO/BO = 1時，1 2 3 4 5 6 7 816 15 14 13 12 11 10 974191D1 Q1 Q0 CT U/D Q2 Q3 地VCC D0 CP RC CO/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加 法 計 數(shù) 減 法 計 數(shù) 保 持 共一百零九頁1 2 3 4 5 6 7 816 15 14 13 12 11 10 9741

18、93D1 Q1 Q0 CPD CPU Q2 Q3 地VCC D0 CR BO CO LD D2 D32) 74193(雙時鐘(shzhng)CO74193Q0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOCPDCR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加 法 計 數(shù) 減 法 計 數(shù) 保 持異步清零異步置數(shù)BO =CO=1共一百零九頁二、二進制異步計數(shù)器1. 二進制異步加法(jif)計數(shù)器CPQ0Q1Q2CP0

19、= CPCP1 = Q0CP2 = Q1用T 觸發(fā)器 (J = K = 1)下降(xijing)沿觸發(fā)C = Q2n Q1n Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行進位若采用上升沿觸發(fā)的 T 觸發(fā)器CP0= CPCP1=Q0CP2=Q1共一百零九頁D 觸發(fā)器構成(guchng)的 T 觸發(fā)器 ( D = Q )， 下降沿觸發(fā)若改用上升(shngshng)沿觸發(fā)的 D 觸發(fā)器？Q0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0CQ0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C共一百零九

20、頁2. 二進制異步減法(jinf)計數(shù)器CPQ2Q1Q00123456780 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0用T 觸發(fā)器 (J = K = 1) 上升(shngshng)沿觸發(fā)CP0= CPCP1= Q0CP2= Q1B = Q2n Q1n Q0n二進制異步計數(shù)器級間連接規(guī)律計數(shù)規(guī)律T 觸發(fā)器的觸發(fā)沿上升沿下降沿加法計數(shù)CPi = Qi-1CPi = Qi-1減法計數(shù)CPi = Qi-1CPi = Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&共一百零九頁1 2 3 4 5 6 714

21、 13 12 11 10 9 874197CT/LD Q2 D2 D0 Q0 CP1 地VCC CR Q3 D3 D1 Q1 CP074197Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD3. 集成(j chn)二進制異步計數(shù)器74197、74LS197計數(shù)(j sh)/置數(shù)異步清零異步置數(shù)加法計數(shù)二 八 十六進制計數(shù)共一百零九頁二-八-十六進制(sh li jn zh)計數(shù)器的實現(xiàn)M = 2計數(shù)(j sh)輸出：M = 8計數(shù)輸出：Q1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M = 16計

22、數(shù)輸出：其它：74177、74LS177、74293、74LS293 等。共一百零九頁5.2.3 十進制計數(shù)器（8421BCD 碼）一、十進制同步(tngb)計數(shù)器1. 十進制同步(tngb)加法計數(shù)器00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1狀態(tài)圖時鐘方程輸出方程00000000Q3nQ2nQ1nQ0n00 01 11 1010 0001 11 10C共一百零九頁Q1nQ0nQ3nQ2n 00 01 11 100001 11 10Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 10 1 0 11 0 0

23、 10 0 0 00 0 1 00 1 1 00 1 0 01 0 0 00 0 1 10 1 1 1 狀態(tài)方程選擇(xunz)下降沿、JK 觸發(fā)器驅動(q dn)方程J0 = K0 = 1,J1= Q3nQ0n, K1= Q0J2 = K2 = Q1nQ0nJ3 = Q2nQ1nQ0n , K3 = Q0n 邏輯圖CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3檢查能否自啟動將無效狀態(tài)1010 1111代入狀態(tài)方程：101010110100111011111000110010110100能自啟動共一百零九頁2. 十進制同步(tng

24、b)減法計數(shù)器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/0(略)3. 十進制同步(tngb)可逆計數(shù)器(略)共一百零九頁4. 集成(j chn)十進制同步計數(shù)器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 974160(2)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地(引腳排列(pili)與74161相同)異步清零功能：(74162 同步清零)同步置數(shù)功能：同步計數(shù)功能：保持功能：進位信號保持進位輸出低電平(1) 集成十

25、進制同步加法計數(shù)器共一百零九頁(2) 集成(j chn)十進制同步可逆計數(shù)器1) 74190 (單時鐘(shzhng)，引腳與74191相同)異步并行置數(shù)功能：同步可逆計數(shù)功能：加法計數(shù)減法計數(shù)保持功能：1 2 3 4 5 6 7 816 15 14 13 12 11 10 974191D1 Q1 Q0 CT U/D Q2 Q3 地VCC D0 CP RC CO/BO LD D2 D3共一百零九頁2) 74192 (雙時鐘(shzhng)，引腳與74193相同)1 2 3 4 5 6 7 816 15 14 13 12 11 10 974193D1 Q1 Q0 CPD CPU Q2 Q3 地V

26、CC D0 CR BO CO LD D2 D3異步清零(qn ln)功能：異步置數(shù)功能：同步可逆計數(shù)功能：加法計數(shù)減法計數(shù)保持功能共一百零九頁1 2 3 4 5 6 714 13 12 11 10 9 874290S9A S9B Q2 Q1 地VCC R0B R0A CP1 CP0Q0 Q3二*、十進制異步計數(shù)器3. 集成(j chn)十進制異步計數(shù)器異步清零(qn ln)功能S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1 = 5CP0CP11 10 0 0 0異步置“9”功能1 11 0 0 1異步計數(shù)功能M = 2M = 5M = 10CPCPCPCP共一百零九頁同步置數(shù)異

27、步清零六進制計數(shù)器七進制計數(shù)器5.2.4 N 進制計數(shù)器方法(fngf)用觸發(fā)器和門電路設計用集成(j chn)計數(shù)器構成清零端置數(shù)端(同步、異步)例 利用EWB觀察同步和異步歸零的區(qū)別。共一百零九頁一、利用(lyng)同步清零或置數(shù)端獲得 N 進制計數(shù)思 路：當 M 進制計數(shù)(j sh)到 SN 1 后使計數(shù)回到 S0 狀態(tài)2. 求歸零邏輯表達式；1. 寫出狀態(tài) SN 1 的二進制代碼；3. 畫連線圖。步 驟：例5.2.1 用4位二進制計數(shù)器 74163 構成十二進制計數(shù)器。解：1. = 10112. 歸零表達式：3. 連線圖74163Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1

28、 D2 D3CR1&同步清零同步置零共一百零九頁二、利用異步清零或置數(shù)端獲得(hud) N 進制計數(shù) 當計數(shù)到 SN 時，立即產生(chnshng)清零或置數(shù)信號， 使返回 S0 狀態(tài)。（瞬間即逝）思 路：步 驟：1. 寫出狀態(tài) SN 的二進制代碼；2. 求歸零邏輯表達式；3. 畫連線圖。例5.2.2 用二-八-十六進制異步計數(shù)器197構成12進制計數(shù)器。74197Q0 Q1 Q2 Q3CP0D0 D1 D2 D3CRCPCP1LDCT/&狀態(tài)S12的作用：產生歸零信號異步清零異步置零共一百零九頁用置數(shù)法將74160接成六進指計數(shù)器共一百零九頁用置數(shù)法將74160接成六進制計數(shù)器共一百零九頁用

29、置零法將74160接成六進制計數(shù)器共一百零九頁用置零法將74160接成六進制計數(shù)器共一百零九頁三、 計數(shù)(j sh)容量的擴展1. 集成(j chn)計數(shù)器的級聯(lián)74161(1) Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q774161(0)Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16 = 25674290(個位) Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CP74290 (十位) Q0 Q1 Q2 Q3S9A S9B R0B R0ACP

30、0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10 = 100共一百零九頁2. 利用(lyng)級聯(lián)獲得大容量 N 進制計數(shù)器1) 級聯(lián) N1 和 N2 進制計數(shù)器，容量(rngling)擴展為 N1 N2N1進制計數(shù)器N2進制計數(shù)器CP進位CCP例用 74290 構成 六十 進制計數(shù)器74290Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CP74290 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1= 10N2 = 6個位十位異步清零個位芯片應逢十進一60 =

31、 6 10 = N1 N2 = N 共一百零九頁2) 用歸零法或置數(shù)法獲得(hud)大容量的 N 進制計數(shù)器例 試分別(fnbi)用 74161 和 74162 接成六十進制計數(shù)器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q774161(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO074161(1)用 SN 產生異步清零信號：用 SN1 產生同步置數(shù)信號：&11&先用兩片74161構成 256 進制計數(shù)器共一百零九頁74162 同步(tngb)清零，同步(tngb)置數(shù)。再用歸

32、零法將M = 100改為(i wi)N = 60進制計數(shù)器，即用SN1產生同步清零、置數(shù)信號。先用兩片74162構成 1010 進制計數(shù)器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q774162(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO074162(1)11&11共一百零九頁1. 同步(tngb) 清零(或置數(shù))端計數(shù)終值為 SN1 異步 清零(或置數(shù))端計數(shù)終值為 SN2. 用集成 二進制 計數(shù)器擴展(kuzhn)容量后， 終值 SN (或 SN1 )是二進制代碼；用集成

33、十進制計數(shù)器擴展容量后，終值 SN (或SN1 )的代碼由個位、十位、百位的十進制數(shù)對應的 BCD 代碼構成。要 點共一百零九頁5.3 寄存器和讀/寫存儲器(Register and Random Access Memory)5.3.1 寄存器的主要特點(tdin)和分類一、 概念(ginin)和特點1. 概念寄存：把二進制數(shù)據(jù)或代碼暫時存儲起來。寄存器：具有寄存功能的電路。2. 特點 主要由觸發(fā)器構成,一般不對存儲內容進行處理。并行輸入并行輸出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 控制信號1 0 1 01 0 1 001010101串行輸入串行輸出共一百零九頁二、

34、分類(fn li)1. 按功能(gngnng)分基本寄存器移位寄存器(并入并出)(并入并出、并入串出、 串入并出、串入串出)2. 按開關元件分TTL 寄存器CMOS 寄存器基本寄存器移位寄存器多位 D 型觸發(fā)器鎖存器寄存器陣列單向移位寄存器雙向移位寄存器基本寄存器移位寄存器(多位 D 型觸發(fā)器)(同 TTL)共一百零九頁5.3.2 基本(jbn)寄存器 一個觸發(fā)器可以存儲 位二進制信號；寄存(jcn) n 位二進制數(shù)碼，需要 個觸發(fā)器。1 n一、4 邊沿 D 觸發(fā)器 (74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDF

35、F0FF1FF2FF311CPCR異步清零00000同步送數(shù)1d0d1d2d3保 持特點：并入并出，結構簡單，抗干擾能力強。共一百零九頁二 、雙 4 位鎖存器 (74116)Latch(一) 引腳排列圖和邏輯(lu j)功能示意圖74116Q0 Q1 Q2 Q3CRLEAD0 D1 D2 D3LEB異步清零(qn ln)送數(shù)控制數(shù)碼并行輸入數(shù)碼并行輸出(二) 邏輯功能清零送數(shù)保持共一百零九頁三、 4 4 寄存器陣列(zhn li) (74170、74LS170)(一) 引腳排列(pili)圖和邏輯功能示意圖74170 Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0A

36、R1并行數(shù)碼輸入數(shù) 碼 輸 出AW0、AW1 寫入地址碼AR0、AR1 讀出地址碼ENW 寫入時鐘脈沖ENR 讀出時鐘脈沖1 2 3 4 5 6 7 816 15 14 13 12 11 10 974170VCC D0 AW0 AW1 ENWENR Q0 Q1D1 D2 D3 AR1 AR0 Q3 Q2 地共一百零九頁(二) 邏輯(lu j)功能16個D鎖存器 構成(guchng)存儲矩陣能存放4個字: W0、W1、W2、W3Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1FF00FF01FF02FF03FF10FF11FF12FF13FF20FF21FF22F

37、F23FF30FF31FF32FF330000 0 0 10 0 0 1010 0 1 00 0 1 0100 1 0 00 1 0 0111 0 0 01 0 0 01寫 入 禁 止000 0 0 0 101 0 0 1 010 0 1 0 011 1 0 0 01 1 1 1 1特點: 能同時進行讀寫; 集電極開路輸出每個字有4位：共一百零九頁 5.3.3 移位(y wi)寄存器一、單向(dn xin)移位寄存器右移寄存器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3時鐘方程驅動方程狀態(tài)方程Di000000001011100000000111100000001

38、011000001101100000101000001000000100000共一百零九頁左移寄存器Di左移輸入(shr)左移輸出(shch)驅動方程狀態(tài)方程主要特點：1. 輸入數(shù)碼在 CP 控制下，依次右移或左移； 2. 寄存 n 位二進制數(shù)碼。N 個CP完成串行輸入，并可從Q0Q3 端獲得并行輸出，再經(jīng) n 個CP又獲得串行輸出。3. 若串行數(shù)據(jù)輸入端為 0，則 n 個CP后寄存器被清零。Q3CPQ0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF3共一百零九頁二、雙向移位(y wi)寄存器(自學)三、集成(j chn)移位寄存器1. 8 位單向移位寄存器 74164DSA

39、DSB Q0 Q1 Q2 Q3 地1 2 3 4 5 6 714 13 12 11 10 9 874164VCC Q7 Q6 Q5 Q4 CR CP74164Q7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB異步清零0 0 0 0 0 0 0 0保持不變0 1 1送數(shù)共一百零九頁2. 4 位雙向移位(y wi)寄存器 74LS194CRCRDSLDSRCP74LS194Q0Q1Q2Q3M1M0D0D1D2D3共一百零九頁74LS194的狀態(tài)表 輸 入 輸 出CR M1 M0 DSR DSLCP D0 D1 D2 D3Q0n+1Q1n+1Q2n+1Q3n+1說 明 0 0 0 0 0 清

40、零 1 0 Q0n Q1n Q2n Q3n 保 持 1 1 1 d0 d1 d2 d3 d0 d1 d2 d3并行輸入 1 0 1 1 1 Q0n Q1n Q2n 右移輸入1 1 0 1 0 0 Q0n Q1n Q2n 右移輸入0 1 1 0 1 Q1n Q2n Q3n 1左移輸入1 1 1 0 0 Q1n Q2n Q3n 0左移輸入0 1 0 0 Q0n Q1n Q2n Q3n 保 持共一百零九頁5.3.4 移位(y wi)寄存器型計數(shù)器結構示意圖Q0Q1Qn1C11DFF0CPC11DFF1C11DFFn1反饋邏輯電路Dn1D0D1特點(tdin)：電路結構簡單，計數(shù)順序一般為非自然態(tài)序，

41、用途極為廣泛。共一百零九頁一、環(huán)形(hun xn)計數(shù)器1. 電路(dinl)組成Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF32. 工作原理1000010000100001有效循環(huán)000011110101101011000110001110011101111001111011無效循環(huán)共一百零九頁3. 能自啟動的環(huán)型計數(shù)器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3&Q0Q1Q2Q31110011100111111110111000110100000010100001000001001101001011011共一百零九頁二、扭環(huán)形(

42、hun xn)計數(shù)器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3 0000100011001110 000100110111111101001010 1101 0110 1001 001001011011有效(yuxio)循環(huán)無效循環(huán)克服自啟動電路：P360 圖5.3.16三、最大長度移位寄存器型計數(shù)器 (略)共一百零九頁5.3.5 讀/寫存儲器 RAM(Random Access Memory)存儲單元(cn ch dn yun) 存放(cnfng)一位二進制數(shù)的基本單元(即位)。存儲容量 存儲器含存儲單元的總個(位)數(shù)。存儲容量 = 字數(shù)（word） 位數(shù)（

43、bit） 地址 存儲器中每一個字的編號2561，2564 一共有 256 個字，需要 256 個地址10244，10248 一共有 1024 個字，需要 1024 個地址地址譯碼 用譯碼器賦予每一個字一個地址N 個地址輸入，能產生 2N 個地址一元地址譯碼(單向譯碼、基本譯碼、字譯碼)二元地址譯碼(雙向譯碼、位譯碼) 行譯碼、列譯碼共一百零九頁一、RAM 的結構(jigu)存儲矩陣讀/寫控制器地址譯碼器地址碼輸入片選讀/寫控制輸入/輸出CS R / W I / O 共一百零九頁例 對 256 4 存儲(cn ch)矩陣進行地址譯碼一元(y yun)地址譯碼D3D2D1D0W0W1W256譯碼器

44、0 0 1 11 0 1 00 1 1 1A0A1A710.0W11 0 1 08線 256線缺點: n 位地址輸入的譯碼器,需要 2n 條輸出線。1 0 1 0二元地址譯碼Y0Y1 Y15A0A1A2A3X0X1X15行譯碼器A4 A5 A6 A7列譯碼器Dout4線 16線1 0.01 0 0 8 位地址輸入的地址譯碼器,只有 32條輸出線。共一百零九頁25 (32) 根行(n xn)選擇線10 根地址(dzh)線 2n (1024)個地址25 (32)根列選擇線1024 個字排列成 32 32 矩陣當 X0 = 1，Y0 = 1 時，對 0-0 單元讀(寫)當X31 = 1，Y31 =

45、1時，對 31-31 單元讀(寫)例 1024 1 存儲器矩陣共一百零九頁二、RAM的存儲單元(cn ch dn yun)1. 靜態(tài)(jngti)存儲單元基本工作原理：T5T6T7T8DDXiYiSR位線B位線BT5、T6 門控管控制觸發(fā)器與位線的連通截止截止導通導通0截止截止01導通導通讀操作時:寫操作時:T7、T8 門控管控制位線與數(shù)據(jù)線的連通001MOS管為簡化畫法共一百零九頁六管 CMOS 存儲單元(cn ch dn yun)T1T3T2T4T5T6T7T8VDDDDXiYiNP特點(tdin)： PMOS 作 NMOS負載，功耗極小，可在交流電源斷電后,靠電池保持存儲數(shù)據(jù).共一百零九

46、頁由六只MOS管組成, 其中:T1,T2組成一個反相器; T3,T4組成另一個反相器;兩個反相器的輸入與輸出交叉相連,構成基本觸發(fā)器,作為存儲單元. T1導通, T3 截止,定義為0狀態(tài); T1截止, T3導通,定義為1狀態(tài). T5,T6叫門(jio mn)控管,其導通與截止受Xi的控制. T7,T8也是門控管,其導通與截止受Yj的控制. Xi叫字線, Yj叫位線. 六管CMOS存儲單元(cn ch dn yun)的電路圖T1T3T2T4T5T6T7T8VDDDDXiYi共一百零九頁2. 動態(tài)(dngti)MOS存儲單元單管MOS存儲單元(cn ch dn yun)T1CB位線字線C1X寫操作

47、:字線為高電平 T1 導通若位線為高電平( 1 )，則C1充電若位線為低電平( 0 )，則C1放電讀操作:字線為高電平 T1 導通若U1= “1”，則C1向CB放電使UB= “1”若U1= “0”，則UB= “0”因CBC1 ，在完成讀操作后，UB=U1 C1 / （C1+ CB）很小需要高靈敏度讀出器，每次讀出后需進行“刷新”。門控管共一百零九頁三、RAM 容量(rngling)的擴展1. 位擴展(kuzhn)地址線、讀/寫控制線、片選線并聯(lián)輸入/ 輸出線分開使用如：用 8 片 1024 1 位 RAM 擴展為 1024 8 位 RAMI / O10241(0)A0A1 A9R/WCSI /

48、 O10241(1)A0A1A9 R/WCSI / O10241(7)A0A1A9 R/WCSA0A1.A9CSR / W00I0I1I7D0D710O0O1O7D0D7共一百零九頁 2. 字擴展(kuzhn)共一百零九頁四、RAM 芯片(xn pin)舉例1234567891011122423222120191817161514136116A7A6A5A4A3A2A1 A0D0D1D2GNDVDDA8A9WEOEA10CS D7D6D5D4D3片 選輸出(shch)使能寫入控制輸入工作方式I / OCS OE WE A0A10D0D71 0 0 1 穩(wěn)定0 0 穩(wěn)定低功耗維持讀寫高阻態(tài)輸出輸

49、入共一百零九頁5.4 順序(shnx)脈沖發(fā)生器 5.4.1 計數(shù)(j sh)型順序脈沖發(fā)生器順序脈沖分類計數(shù)型移位型共一百零九頁1. 由四進制計數(shù)器( JK 觸發(fā)器) 和譯碼器構成(guchng)Y0CP1J1KC1FF01J1KC1FF1&11RDRD1CR&Y1Y2Y3CPQ0Q1Y0Y1Y2Y3共一百零九頁2. 由 D 觸發(fā)器和譯碼器構成(guchng)C11DQ0Q0RDC11DQ1Q1FF0FF1=1CPCRRD111Y0&Y1Y2Y3結果(ji gu)與前同防止競爭冒險共一百零九頁5.4.2 移動(ydng)位型順序脈沖發(fā)生器C11DQ0C11DQ1C11DQ2C11DQ3FF0

50、FF1FF2FF3CPCRRRRR1 狀態(tài)圖同環(huán)型計數(shù)器，能自啟動，只有 4 個有效(yuxio)狀態(tài)，但不需譯碼器。(一) 由環(huán)型計數(shù)器構成CPQ0Q1Q2Q3(二) 由扭環(huán)型計數(shù)器構成（略）共一百零九頁5.4.3 用 MSI 構成順序(shnx)脈沖發(fā)生器D0D1D2D3LDCRCTTCTPQ0Q1Q2Q3CO74LS16374LS138STASTBSTCY0Y1Y2Y3Y4Y5Y6Y71D2D3D4D5D6D7D8DCP174LS374EN1Q2Q3Q4Q5Q6Q7Q8Q3位二進制計數(shù)(j sh)譯碼器緩沖寄存共一百零九頁5.5.1 可編程邏輯(lu j)器件 (PLD)(Program

51、mable Logic Device)一、PLD的基本(jbn)結構和分類1. 基本結構輸入電路與門陣列或門陣列輸出電路輸入或項輸入項積項輸出1AAAAAAPLD的輸入緩沖電路5.5 可編程邏輯器件和時序邏輯電路的VHDL及其仿真共一百零九頁2. 分類(fn li)(1) 按可編程情況(qngkung)分分 類與陣列或陣列輸出電路出現(xiàn)年代PROM固定可編程固定70年代初PLA可編程可編程固定70年代中PAL可編程固定固定70年代末GAL可編程固定可組態(tài)80年代初共一百零九頁 PROM 可編程只讀存儲器I2 I1 I0O2 O1 O 0與陣列(zhn li)(固定)或陣列(zhn li)(可編程

52、)缺點： 只能實現(xiàn)標準 與或式 芯片面積大 利用率低,不經(jīng)濟用途： 存儲器 函數(shù)表 顯示譯碼電路(Programmable Read Only Memory）共一百零九頁 PLA 可編程邏輯(lu j)陣列I2 I1 I0O2 O1 O 0與陣列(zhn li)(可編程)或陣列(可編程)優(yōu)點： 與陣列、或陣列 都可編程 能實現(xiàn)最簡與或式 缺點： 價格較高 門的利用率不高(Programmable Logic Array)共一百零九頁 PAL 可編程陣列(zhn li)邏輯I2 I1 I0O2 O1 O 0與陣列(zhn li)(可編程)或陣列(固定)優(yōu)點： 速度高 價格低 采用編程器現(xiàn)場 編程

53、 缺點： 輸出方式固定 一次編程(Programmable Array Logic)共一百零九頁 GAL 通用陣列(zhn li)邏輯I2 I1 I0O2 O1 O 0與陣列(zhn li)(可編程)或陣列(固定)優(yōu)點： 具有 PAL 的功能 采用邏輯宏單元 使輸出自行組態(tài) 功能更強，使用 靈活，應用廣泛 (Generic Array Logic)共一百零九頁(2) 按可編程和改寫(gixi)方法分PLD編程方式改寫方法特點、用途第一代一次性掩模（廠家）不能改寫固定程序、數(shù)據(jù)、函數(shù)表、字符發(fā)生器第二代編程器(用戶)紫外光擦除先擦除，后編程第三代編程器(用戶)電擦除擦除、編程同時進行第四代在系統(tǒng)

54、可編程軟件直接在目標系統(tǒng)或線路板上編程(3)按組合(zh)、時序分組合型 PAL組合電路PROM、 PLA時序電路時序型 PALGAL(也可實現(xiàn)組合電路)共一百零九頁二、PLD的基本原理PROM的原理已在第三章介紹(jisho)，不贅述。 PAL的輸出(shch)方式固定而不能重新組態(tài)，且編程是一次性的，使用有較大的局限。1. GAL16V的基本結構I00 1 2 3 4 5 6 7 3101234567O輸 入 項CPOLMC可編程與陣列輸入緩沖輸出三態(tài)門或陣列隱含其中共一百零九頁I00 1 2 3 4 5 6 7 3101234567O0CPOLMC(19)O1OLMC(18)891011

55、12131415I1O7OLMC(12)OEI70 1 2 3 4 5 6 7 31共一百零九頁2. 輸出(shch)邏輯宏單元輸出(shch)邏輯宏單元 (OLMC Out Logic Cell) OLMC 有 5 種不同的輸出組態(tài) 5種輸出組態(tài)由結構控制字來決定 通過編程對GAL芯片內部的結構控制字寄存器 進行設置共一百零九頁(1) OLMC的結構(jigu)OECKI /O(n)01PTMUXDQQ01OMUXFMUX10110100AC0AC1(n)11100100TSMUXCKOEXOR(n)接鄰近單元輸出I /O(m)VCCAC0AC1(n)AC1(m)接與陣列(zhn li)01

56、兩個2選1數(shù)據(jù)選擇器兩個4選1數(shù)據(jù)選擇器乘積項數(shù)據(jù)選擇器輸出數(shù)據(jù)選擇器0組合輸出1寄存器輸出三態(tài)數(shù)據(jù)選擇器反饋數(shù)據(jù)選擇器反饋共一百零九頁OECKI /O(n)01PTMUXDQQ01OMUXFMUX10110100AC0AC1(n)11100100TSMUXCKOEXOR(n)接鄰近單元輸出I /O(m)VCCAC0AC1(n)AC1(m)(2) FMUX的輸出與三個結構控制(kngzh)字的關系AC0 AC1 (n) AC1 (m) FMUX的選擇 1 0 1 1 0 1 0 0 D 觸發(fā)器的 Q本單元輸出 I /O (n) 鄰近單元輸出 I /O (m) 地 共一百零九頁(3) OLMC

57、的輸出(shch)組態(tài)SYN AC0 AC1 (n)功 能 注 0 0 0不用 0 0 1不用 0 1 0寄存器輸出純時序輸出 0 1 1組合與寄存器輸出本宏單元為組合輸出，一個以上宏單元寄存器輸出 1 0 0純組合輸出無內部反饋和使能控制 1 0 1純輸入方式輸入為I /O (m)三態(tài)門禁止1 1 0不用 1 1 1組合輸出組合I /O 輸出,乘積項P1控制輸出使能共一百零九頁3. GAL的主要(zhyo)特點(1) 通用性強 每一個(y )OLMC均可組態(tài)成組合或時序電路 輸入引腳不夠時可將OLMC組合成輸入端 可構成較復雜的時序電路(2) 100%可編程 可重復擦寫上百次甚至萬次, PA

58、L為一次編程(3) 100%可測試(4) 隱含成本低 與原始成本大致相同共一百零九頁4. 幾種常見(chn jin)的GAL器件型 號與陣列規(guī)模(乘積項輸入項)OLMC最大輸出數(shù)特 點GAL16V864 328普通型GAL20V864 408普通型isp GAL16Z864 328可擦寫萬次GAL39V1864 7810與、或陣列均可編程共一百零九頁三、高密度可編程邏輯(lu j)器件HDPLD四、PLD編程是一種(y zhn)高密度、高性能的超大規(guī)模集成電路分類陣列型 HDPLD單元型 HDPLD在GAL基礎上發(fā)展起來主體為與、或陣列由許多邏輯宏單元組成陣列5.5.2 時序邏輯電路的VDHL

59、描述及仿真共一百零九頁例5.5.1 十進制計數(shù)器的VHDL描述(mio sh)及仿真LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY count10 isPORT (cp : INSTD_LOGIC; q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) );END count10;ARCHITECTURE one OF count10 IS SIGNAL count :STD_LOGIC_VECTOR(3 DOWNTO 0) ; BEGIN PROCESS (cp) BEGIN IF cpEVENT AND cp=1 THEN IF count =1