電子技術(第3版)電子教案25004第11章電子課件

1、第 11 章時序邏輯電路觸發(fā)器寄存器本章小結(jié)計數(shù)器退出主要要求： 了解觸發(fā)器的特點和分類。掌握J-K、D觸發(fā)器的工作原理和表示方法。了解各觸發(fā)器之間的相互轉(zhuǎn)換。退出11.1 觸發(fā)器觸發(fā)器的分類（按功能）： R-S、J-K、D、T觸發(fā)器等。觸發(fā)器的性質(zhì)： （1）具有兩個穩(wěn)定狀態(tài)（1態(tài)和0態(tài)），在 一定條件下，可保持一個狀態(tài)不變。 （2）在一定外加信號作用下，可以從一種 穩(wěn)態(tài)變到另一穩(wěn)態(tài)。退出11.1.1 R-S觸發(fā)器及芯片 1. 基本R-S觸發(fā)器（與非門構(gòu)成）（b）邏輯符號& B& A（a）邏輯圖退出互為反狀態(tài)且Q端為觸發(fā)器的狀態(tài)RESET：直接置0端，低電平有效SET：直接置1端，低電平有效

2、：觸發(fā)器的現(xiàn)態(tài)，未加信號前的狀態(tài)。11.1.1 R-S觸發(fā)器及芯片 1. 基本R-S觸發(fā)器（與非門構(gòu)成）退出（b）邏輯符號& B& A（a）邏輯圖 ：觸發(fā)器的次態(tài)，加上信號后的狀態(tài)。11.1.1 R-S觸發(fā)器及芯片 1. 基本R-S觸發(fā)器（與非門構(gòu)成）退出（b）邏輯符號& B& A（a）邏輯圖0 00 11 01 1010101不定（c）特性表11.1.1 R-S觸發(fā)器及芯片 1. 基本R-S觸發(fā)器（與非門構(gòu)成）退出& B& A（a）邏輯圖指信號同時去掉時狀態(tài)不定。那么信號同時加上時狀態(tài)為？0 00 11 01 1010101不定（c）特性表11.1.1 R-S觸發(fā)器及芯片 1. 基本R-S觸

3、發(fā)器（與非門構(gòu)成）退出11.1.1 R-S觸發(fā)器及芯片 1. 基本R-S觸發(fā)器（與非門構(gòu)成）0 00 11 01 1010101不定（c）特性表退出（d）工作波形不定狀態(tài)0 00 11 01 1010101不定（c）特性表11.1.1 R-S觸發(fā)器及芯片 1. 基本R-S觸發(fā)器（與非門構(gòu)成）退出11.1.1 R-S觸發(fā)器及芯片 2. 基本R-S觸發(fā)器（或非門構(gòu)成）（b）邏輯符號 B A（a）邏輯圖退出0 11 01 10 0010101不定（c）特性表11.1.1 R-S觸發(fā)器及芯片 2. 基本R-S觸發(fā)器（或非門構(gòu)成）退出 B A（a）邏輯圖0 11 01 10 0010101不定（c）特性

4、表00 01 11 1001（d）卡諾圖填幾個格？1111.1.1 R-S觸發(fā)器及芯片 2. 基本R-S觸發(fā)器（或非門構(gòu)成）退出0 11 01 10 0010101不定（c）特性表填幾個格？00 01 11 1001（d）卡諾圖11111.1.1 R-S觸發(fā)器及芯片 2. 基本R-S觸發(fā)器（或非門構(gòu)成）退出0 11 01 10 0010101不定（c）特性表填什么？00 01 11 1001（d）卡諾圖111dd11.1.1 R-S觸發(fā)器及芯片 2. 基本R-S觸發(fā)器（或非門構(gòu)成）退出0 11 01 10 0010101不定（c）特性表00 01 11 1001（d）卡諾圖111dd（e）特性

5、方程約束條件11.1.1 R-S觸發(fā)器及芯片 2. 基本R-S觸發(fā)器（或非門構(gòu)成）退出0 11 01 10 0010101不定（b）特性表（c）特性方程約束條件（a）邏輯符號11.1.1 R-S觸發(fā)器及芯片 同步R-S觸發(fā)器退出主要型號有74LS297、CC4044、CC4043等。11.1.1 R-S觸發(fā)器及芯片 3. 典型芯片及應用退出用于開關去抖，及鍵盤輸入電路。斷開抖動至設備+5V& +5V至設備& （a）（c）（b）（d）接通抖動11.1.1 R-S觸發(fā)器及芯片 3. 典型芯片及應用退出CP:時鐘脈沖，上升沿有效。初始狀態(tài)：第一個上升沿之 前的狀態(tài)?，F(xiàn)態(tài)：上升沿之前的狀態(tài)。次態(tài)：上升

6、沿之后的狀態(tài)。（a）邏輯符號11.1.2 D觸發(fā)器及芯片1. 維持阻塞D觸發(fā)器及芯片退出（b）特性表0 101 00非01010011真正和次態(tài)有關的是D和現(xiàn)態(tài)（a）邏輯符號11.1.2 D觸發(fā)器及芯片1. 維持阻塞D觸發(fā)器及芯片退出11.1.2 D觸發(fā)器及芯片1. 維持阻塞D觸發(fā)器及芯片（b）特性表0011退出（a）邏輯符號（b）特性表0011（c）特性方程（d）工作波形11.1.2 D觸發(fā)器及芯片1. 維持阻塞D觸發(fā)器及芯片退出主要芯片74LS74型D觸發(fā)器外引線排隊列圖11.1.2 D觸發(fā)器及芯片退出2.主從型D觸發(fā)器及芯片不再做介紹，工作 原理同維持-阻塞D觸發(fā)器CP:時鐘脈沖，下降沿

7、有效。初始狀態(tài)：第一個下降沿之 前的狀態(tài)?，F(xiàn)態(tài)：下降沿之前的狀態(tài)。次態(tài)：下降沿之后的狀態(tài)。11.1.3 J-K觸發(fā)器及芯片（a）邏輯符號退出11.1.3 J-K觸發(fā)器及芯片0 101 00非01010 00 1真正和次態(tài)有關的是JK和現(xiàn)態(tài)（b）特性表010101 011 10110退出（a）邏輯符號11.1.3 J-K觸發(fā)器及芯片高變低不變，一高一低隨J端0 101 00非01010 00 1（b）特性表010101 011 10110退出（a）邏輯符號11.1.3 J-K觸發(fā)器及芯片0 00 1（b）特性表010101 011 10110退出（a）邏輯符號11.1.3 J-K觸發(fā)器及芯片00

8、 01 11 1001（d）卡諾圖10 00 1（b）特性表010101 011 10110退出11.1.3 J-K觸發(fā)器及芯片00 01 11 1001（d）卡諾圖1110 00 1（b）特性表010101 011 10110退出11.1.3 J-K觸發(fā)器及芯片00 01 11 1001（d）卡諾圖11110 00 1（b）特性表010101 011 10110退出11.1.3 J-K觸發(fā)器及芯片00 01 11 1001（d）卡諾圖1111（e）特性方程0 00 1（b）特性表010101 011 10110退出11.1.3 J-K觸發(fā)器及芯片（f）工作波形0 00 1（b）特性表0101

9、01 011 10110退出11.1.4 T觸發(fā)器當J=K=1時的J-K觸發(fā)器；在CMOS集成計數(shù)器中被廣泛應用，并無單獨的T觸發(fā)器；將 端與D端相連的D觸發(fā)器；特性方程為： 。退出11.1.5 觸發(fā)器邏輯功能的轉(zhuǎn)換 1. D觸發(fā)器轉(zhuǎn)換為J-K觸發(fā)器將D觸發(fā)器轉(zhuǎn)換為J-K觸發(fā)器，即把D用J、K來表示。退出11.1.5 觸發(fā)器邏輯功能的轉(zhuǎn)換 1. D觸發(fā)器轉(zhuǎn)換為J-K觸發(fā)器D觸發(fā)器特性方程J-K觸發(fā)器特性方程退出11.1.5 觸發(fā)器邏輯功能的轉(zhuǎn)換 2. J-K觸發(fā)器轉(zhuǎn)換為D觸發(fā)器將J-K觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，即把J、K用D來表示。退出11.1.5 觸發(fā)器邏輯功能的轉(zhuǎn)換 2. J-K觸發(fā)器轉(zhuǎn)換為D

10、觸發(fā)器D觸發(fā)器特性方程J-K觸發(fā)器特性方程退出11.1.5 觸發(fā)器邏輯功能的轉(zhuǎn)換 3. D觸發(fā)器轉(zhuǎn)換為R-S觸發(fā)器將D觸發(fā)器轉(zhuǎn)換為R-S觸發(fā)器，即把D用R、S來表示。退出11.1.5 觸發(fā)器邏輯功能的轉(zhuǎn)換 3. D觸發(fā)器轉(zhuǎn)換為R-S觸發(fā)器D觸發(fā)器特性方程R-S觸發(fā)器特性方程退出主要要求： 了解寄存器的特點和分類。熟悉寄存器的工作原理和表示方法。退出11.2 寄存器寄存器的分類： 數(shù)據(jù)寄存器、移位寄存器。寄存器與存儲器的區(qū)別： （1）寄存器一般只用來暫存中間運算結(jié)果，存 儲時間短，存儲容量小，一般只有幾位。 （2）存儲器一般用于存儲運算結(jié)果，存儲時間 長，容量大。退出11.2.1 數(shù)據(jù)寄存器74

11、LS175的邏輯圖11退出11.2.1 數(shù)據(jù)寄存器表11.2.1 74175功能表輸入輸出退出11.2.2用D觸發(fā)器構(gòu)成的移位寄存器串行輸入移位脈沖并 行 輸 出串行輸出11.2.2 移位寄存器退出11.2.3 集成寄存器芯片1.74HC373鎖存器退出11.2.3 集成寄存器芯片74HC373鎖存器功能表退出11.2.3 集成寄存器芯片2.74HC164移位寄存器退出3.74LS194雙向移位寄存器退出11.2.3 集成寄存器芯片3.74LS194雙向移位寄存器工作狀態(tài)置零保持右移左移并行輸入退出11.2.3 集成寄存器芯片3.74LS194雙向移位寄存器退出主要要求： 了解計數(shù)器的特點和分

12、類。熟悉計數(shù)器的工作原理和表示方法。掌握集成計數(shù)器及其芯片的應用.退出11.3 計數(shù)器11.3.1 計數(shù)器概述1.計數(shù)器的分類按計數(shù)步長分:二進制、十進制和任意進制;按計數(shù)增減趨勢分:加計數(shù)器、減計數(shù)器和可逆計數(shù)器;按觸發(fā)器的CP脈沖分:同步計數(shù)器和異步計數(shù)器;按內(nèi)部器件分:TTL和CMOS計數(shù)器。退出11.3.1 計數(shù)器概述2.計數(shù)器的基本原理（1）異步二進制加法計數(shù)器退出11.3.1 計數(shù)器概述2.計數(shù)器的基本原理（2）異步二進制減法計數(shù)器退出11.3.2 集成異步計數(shù)器及芯片1.集成異步二進制計數(shù)器10 0 0 00計數(shù)退出11.3.2 集成異步計數(shù)器及芯片2.集成異步十進制計數(shù)器退出1

13、1.3.2 集成異步計數(shù)器及芯片2.集成異步十進制計數(shù)器74LS290功能表輸入輸出1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 00 0 0 01 0 0 1 計數(shù) 計數(shù) 計數(shù) 計數(shù)退出11.3.3集成同步計數(shù)器及芯片1.集成同步二進制計數(shù)器退出11.3.3集成同步計數(shù)器及芯片集成同步二進制計數(shù)器74LS161功能表 工作狀態(tài)01111011101 101置 零預 置 數(shù)保 持保持(但C=0)計 數(shù)退出11.3.3集成同步計數(shù)器及芯片集成同步二進制計數(shù)器(可加可減)退出11.3.3集成同步計數(shù)器及芯片2.集成同步十進制計數(shù)器退出11.3.3集成同步計數(shù)器及芯片集

14、成同步十進制計數(shù)器74160功能表 工作狀態(tài)01111011101 101置 零預 置 數(shù)保 持保持(但C=0)計 數(shù)退出11.3.4任意進制計數(shù)器1.MN的情況置零法置數(shù)法退出11.3.4任意進制計數(shù)器1.MN的情況0000 0001 0010 0011 0100 0101 011011CP1&退出方法一：異步清零法例11.3.1試利用同步十進制計數(shù)器74160接成同步六進制計數(shù)器解11.3.4任意進制計數(shù)器1.MN的情況0000 0001 0010 0011 0100 0101 11CP1&0 0 0 0退出方法二：同步置零法例11.3.1試利用同步十進制計數(shù)器74160接成同步六進制計數(shù)

15、器解11.3.4任意進制計數(shù)器1.MN的情況10010000 0001 0010 0011 010011CP111 0 0 1退出方法三：同步置數(shù)法例11.3.1試利用同步十進制計數(shù)器74160接成同步六進制計數(shù)器解11.3.4任意進制計數(shù)器1.MN的情況0 0 0 00 0 0 0CP11退出方法一：并行進位法例11.3.3試利用兩片同步十進制計數(shù)器構(gòu)成一百進制計數(shù)器解11.3.4任意進制計數(shù)器2.MN的情況0 0 0 00 0 0 0CP1111退出方法二：串行進位法例11.3.3試利用兩片同步十進制計數(shù)器構(gòu)成一百進制計數(shù)器解11.3.4任意進制計數(shù)器2.MN的情況思考題:試利用兩片同步十

16、進制計數(shù)器構(gòu)成六十進制計數(shù)器 試利用兩片74161構(gòu)成123進制計數(shù)器退出主要要求： 了解時序電路的特點。熟悉同步時序邏輯的分析方法。退出11.4 同步時序邏輯電路的分析方法11.4.1 時序邏輯電路的分類及狀態(tài)描述退出時序邏輯同步時序：所有觸發(fā)器狀態(tài)隨CP一同變化。異步時序：各觸發(fā)器狀態(tài)的翻轉(zhuǎn)是有前后順序的。同步時序電路工作速度高于異步時序電路時序邏輯的時序關系描述方法主要有：狀態(tài)方程、狀態(tài)表、狀態(tài)圖和時序圖等。11.4.2 時序邏輯電路的分析步驟(1)確定各個觸發(fā)器的翻轉(zhuǎn)條件；(2)寫驅(qū)動方程;(3)確定狀態(tài)方程;(4)寫輸出方程;(5)列狀態(tài)表;(6)列狀態(tài)圖；(7)作時序圖。退出11.

17、4.3 時序邏輯電路的分析舉例退出1.同步時序電路分析舉例例11.4.1分析所示電路的邏輯功能。解(1)三個同步觸發(fā)的下降延JK觸發(fā)器：CP統(tǒng)一控制FF0的CP、FF1的CP與FF2的CP，三觸發(fā)器一同翻轉(zhuǎn)。11.4.3 時序邏輯電路的分析舉例退出1.同步時序電路分析舉例例11.4.1分析所示電路的邏輯功能。解(2)驅(qū)動方程11.4.3 時序邏輯電路的分析舉例退出1.同步時序電路分析舉例例11.4.1分析所示電路的邏輯功能。解(3)狀態(tài)方程(4)輸出方程11.4.3 時序邏輯電路的分析舉例退出(5)狀態(tài)表0 0 0000 0C0 0 1010 00 1 0011 00 1 1100 01 0

18、0101 01 0 1000 11 1 0111 01 1 1000 111.4.3 時序邏輯電路的分析舉例退出(6)狀態(tài)圖(7)時序圖11.4.3 時序邏輯電路的分析舉例2.異步時序電路分析舉例(2)驅(qū)動方程退出例11.4.2圖示為74LS290主體電路，試分析這部分電路的邏輯功能。(1)三個異步觸發(fā)的下降延JK觸發(fā)器：CPB控制FF0的CP，Q1控制FF1的CP，Q2控制FF2的CP。FF0FF1FF2解11.4.3 時序邏輯電路的分析舉例(3)狀態(tài)方程退出FF0FF1FF211.4.3 時序邏輯電路的分析舉例(3)狀態(tài)方程(4)狀態(tài)表退出11.4.3 時序邏輯電路的分析舉例退出(5)狀態(tài)圖 (6)時序圖（工作波形）主要要求： 了解寄存器的特點和分類。熟悉寄存器的工作原理和表示方法。退出11.5 同步時序邏輯電路的設計方法11.5同步時序邏輯電路的設計方法1.同步時序邏輯電路設計步驟(1)設定狀態(tài)圖;(2)確定觸發(fā)器類型;(3)得出狀態(tài)卡諾圖;(4)求出狀態(tài)方程和輸出方程;(5)檢查能否自啟動;(6)寫出驅(qū)動方程；(7)畫出邏輯圖。退出11.5同步時序邏輯電路的設計方法2. 設計舉例(1)設定狀態(tài)圖由題意知N= ,至少選用 個觸發(fā)器,狀態(tài)轉(zhuǎn)換如下圖所示:退出例11.5.1設計一個同步六進制計數(shù)器63解11.