電子教案電工與電子技術(shù)第7章

1、第7章組合邏輯電路7.1組合邏輯電路的分析和設(shè)計7.1.1組合邏輯電路的分析7.1.2組合邏輯電路的設(shè)計7.2二進(jìn)制并行加法器7.2.1串行進(jìn)位的二進(jìn)制并行加法器7.2.2超前進(jìn)位的二進(jìn)制并行加法器7.3譯碼器7.3.1編碼和譯碼7.3.2二進(jìn)制譯碼器7.3.3顯示譯碼器7.4數(shù)據(jù)選擇器7.1.1組合邏輯電路的分析所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯圖，找出輸入和輸出信號之間的邏輯關(guān)系，寫出邏輯表達(dá)式，然后說明電路的邏輯功能的過程。具體分析過程可分四步：（1）根據(jù)給定的邏輯圖，寫出函數(shù)表達(dá)式；（2）簡化邏輯函數(shù)表達(dá)式；（3）列出邏輯電路的真值表；（4）總結(jié)邏輯功能。分析如圖所示電路，并說

2、明其邏輯功能。解 （1）寫函數(shù)表達(dá)式：（2）列出邏輯函數(shù)的真值表 A B C DFA B C DF0 0 0 001 0 0 010 0 0 111 0 0 100 0 1 011 0 1 000 0 1 101 0 1 110 1 0 011 1 0 00A B C DFA B C DF0 1 0 101 1 0 110 1 1 001 1 1 010 1 1 111 1 1 10（3）確定電路的邏輯功能：仔細(xì)觀察真值表的輸入變量與輸出變量之間的關(guān)系，可以發(fā)現(xiàn)當(dāng)輸入變量中有奇數(shù)個1時輸出為1；當(dāng)輸入變量中有偶數(shù)個1時輸出為0，因此可以用這個電路來判別輸入變量中是否有奇數(shù)個1，這是個四輸入變量

3、的奇校驗(yàn)電路。7.1.2組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計與組合邏輯電路的分析正好相反，設(shè)計過程可分四步：（1）根據(jù)給定的邏輯要求建立真值表；（2）根據(jù)真值表寫邏輯函數(shù)表達(dá)式；（3）將邏輯函數(shù)化簡并根據(jù)實(shí)際要求把函數(shù)表達(dá)式轉(zhuǎn)換成適當(dāng)形式；（4）根據(jù)邏輯函數(shù)表達(dá)式畫邏輯圖?！纠?.3】 要求用與非門設(shè)計一個三變量的“多數(shù)表決電路”。要求該電路的3個輸入變量中出現(xiàn)兩個以上1時，輸出為1。解 （1）根據(jù)給定的邏輯要求建立真值表：“多數(shù)表決電路”的功能就是少數(shù)服從多數(shù)，輸入變量為3個，可分別用A、B、C代表三個人，變量為1時代表同意，變量為0時代表不同意；表決的結(jié)果只有兩種，因此用F表示結(jié)果，F(xiàn)=1

4、代表決議通過，F(xiàn)=0代表決議沒能通過。根據(jù)上面的分析列出真值表，如表7.3所示。（2）根據(jù)真值表寫邏輯表達(dá)式： （3）將邏輯函數(shù)化簡并根據(jù)實(shí)際要求把函數(shù)表達(dá)式轉(zhuǎn)換成適當(dāng)形式：（4）根據(jù)邏輯函數(shù)表達(dá)式畫邏輯圖 7.2.1串行進(jìn)位的二進(jìn)制并行加法器二進(jìn)制并行加法器是一種能夠并行產(chǎn)生兩個二進(jìn)制數(shù)算術(shù)和的邏輯部件。被加數(shù)A和加數(shù)B的所有位同時加到全加器的各輸入端，進(jìn)位按串行方式進(jìn)行，即每位加法都同本位的進(jìn)位有關(guān)，因而每位的和只有在進(jìn)位信號從低位傳送到高位后才有穩(wěn)定值，這樣當(dāng)被加數(shù)與加數(shù)的所有位同時加到全加器的各個相應(yīng)輸入端時，雖然并行加法器的和數(shù)始終給出一定數(shù)值，但只有在進(jìn)位信號依次通過各個加法器傳送

5、到高位后才有正確的值，因此運(yùn)算速度慢。7.2.2超前進(jìn)位的二進(jìn)制并行加法器為提高運(yùn)算速度，使各位的進(jìn)位直接由被加數(shù)和加數(shù)決定，而不需依賴低位的進(jìn)位的進(jìn)位方式稱超前進(jìn)位方式，也稱提前進(jìn)位方式。由于超前進(jìn)位方式每位的進(jìn)位輸出不依賴于低位的進(jìn)位，直接由被加數(shù)和加數(shù)決定，因此只要當(dāng)被加數(shù)與加數(shù)的所有位同時加到加法器的各個相應(yīng)輸入端時，加法器的和數(shù)就會給出一穩(wěn)定數(shù)值，因而大大提高了運(yùn)算速度。7.3.1編碼和譯碼編碼用文字、符號或數(shù)碼表示特定對象的過程就叫編碼。在數(shù)字系統(tǒng)中把二進(jìn)制碼按一定規(guī)律排列，使每組二進(jìn)制代碼表示某一給定信息的過程稱二進(jìn)制編碼，n位二進(jìn)制代碼有2n種狀態(tài)，因此最多可以表示2n種不同信

6、息。實(shí)現(xiàn)編碼功能的電路就是編碼器，若設(shè)編碼器的輸入端的信息個數(shù)為m個，輸出端用n位二進(jìn)制代碼表示，則m2n。而當(dāng)m=2n時的編碼器稱二進(jìn)制編碼器。譯碼是編碼的逆過程，把二進(jìn)制代碼所代表的信息還原出來的過程就是譯碼，完成譯碼功能的電路是譯碼器。 7.3.2二進(jìn)制譯碼器二進(jìn)制譯碼器典型的是中規(guī)模集成器件74LS138（3線8線譯碼器），A2、A1、A0是輸入端， 、 、 、 是輸出端，E1、 、 是使能端，使能端作用是禁止或選通譯碼器。邏輯功能(74LS138)當(dāng)使能端E1=1且 + =0時, 譯碼器處于工作狀態(tài)，即對于輸入A2、A1、A0的每一種取值組合，輸出端中只有一個輸出有效電平低電平，其余

7、均為無效電平高電平，且（i=0,1,27）。當(dāng)E1=0或者 + =1時, 譯碼器處于禁止?fàn)顟B(tài)，不論輸入端如何，輸出都是高電平。 7.3.3顯示譯碼器顯示譯碼器用來驅(qū)動熒光數(shù)碼管、發(fā)光二極管等顯示器件的譯碼器稱顯示譯碼器，它可將數(shù)符或字符的二進(jìn)制碼信息還原稱相應(yīng)的數(shù)符或字符，并在數(shù)碼管上顯示出來。常用的集成芯片為集成器件74LS48（BCD碼七段譯碼/驅(qū)動器），當(dāng)譯碼輸出為1時，點(diǎn)亮字段；譯碼輸出為0時，字段熄滅。邏輯功能(74LS48)為了擴(kuò)大功能增加燈測試輸入、串行消隱輸入、串行消隱輸出三個輔助控制端。其功能介紹如下： 用來檢查顯示管的各段是否正常，當(dāng) =0且 =1時，則不管輸入A3A2A1

8、A0輸入如何，各段均顯示，即顯示“8”。 ：當(dāng) =0 ， =1時，輸入A3A2A1A0 =0000，則各段熄滅，稱“滅0”；若輸入A3A2A1A0不等于0時，則仍然顯示。當(dāng) =1 ， =1，輸入A3A2A1A0 =0000，則不滅0。 ：當(dāng) =0 ， =1時， A3A2A1A0 =0000，則 “滅0”，且 =0；若 A3A2A1A0 0000，則仍然顯示，且 =1。結(jié)論：有0滅0，輸出0；非0顯示，輸出1。 7.4數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱多路選擇器或多路開關(guān)，其邏輯功能是從多路信號中選擇一路作為輸出，輸出對輸入的選擇受選擇控制變量控制。對于一個有2n個輸入和一個輸出的多路選擇器，在n個選擇控制信號作用下，把其中一個信號傳送到輸出端。邏輯功能(74LS153)常用的數(shù)據(jù)選擇器有四選一、八選一、十六選一數(shù)據(jù)選擇器，典型的中規(guī)模集成器件雙四選一數(shù)據(jù)選擇器74LS153，D0、D1、D2、D3是數(shù)據(jù)輸入端，A1、A0為選擇控制端，Y為輸出端， 為選通端，低電平有效。其邏輯功能是使能端為1時，數(shù)據(jù)選擇器不工作，這時不論輸入信號如何，輸出Y為0；當(dāng)